https://wiki.stepfpga.com/ 2026-05-01T16:03:04+08:00 https://wiki.stepfpga.com/ https://wiki.stepfpga.com/lib/tpl/bootstrap3/images/favicon.ico text/html 2025-11-07T22:59:44+08:00 https://wiki.stepfpga.com/%E4%B8%8D%E9%97%B4%E6%96%AD%E7%94%B5%E6%BA%90ups%E6%A8%A1%E5%9D%97?rev=1762527584&do=diff 11. UPS不间断电源模块 模块描述 UPS（不间断电源）模块在市电异常时自动切换至电池供电，保证负载持续供电。本模块集成市电检测、充电管理、逆变输出、自动切换等功能。采用在线式或后备式拓扑，切换时间<10ms，输出纯正弦波或修正波。适用于电赛中需要电源可靠性的系统、数据采集不能中断的场合、电网质量差的环境等，是关键负载的供电保障。 text/html 2026-01-18T21:02:02+08:00 https://wiki.stepfpga.com/%E4%B8%83%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1%E6%A8%A1%E5%9D%97?rev=1768741322&do=diff 七段数码管显示（TM1637 / HT16K33 等） 模块描述 “就显示数字/少量符号”的最快方案：计时、频率、温度、电压电流读数，秒级搞定。 原理 TM1637 集成段驱动与动态扫描，常见 4 位数码管模块用 text/html 2019-03-19T16:50:12+08:00 https://wiki.stepfpga.com/%E4%B8%87%E7%94%A8%E8%A1%A8?rev=1552985412&do=diff 综述 分类 分类1 分类2 分类3 主要厂商 * 厂商1 * 厂商2 * 厂商3 * 关键指标 主要功能和正确使用 仪器的制作 硬件 软件 参考设计案例 参考资料 使用技巧 text/html 2026-01-18T19:55:04+08:00 https://wiki.stepfpga.com/%E4%B8%89%E7%9B%B8%E6%97%A0%E5%88%B7%E7%94%B5%E6%9C%BA%E9%A9%B1%E5%8A%A8%E6%A8%A1%E5%9D%97?rev=1768737304&do=diff 三相无刷电机驱动模块（BLDC / PMSM Driver） 模块描述 用于高速风机、云台、电动轮、泵等：三相逆变 + 换相/FOC 控制，可有霍尔/无感。 原理 三相半桥（6 MOSFET）逆变；通过霍尔/反电动势/估算器做换相；FOC 用 Clark/Park 变换控制 dq 电流，效率与平滑性更好。 text/html 2016-06-29T16:34:03+08:00 https://wiki.stepfpga.com/%E4%B8%89%E8%89%B2%E7%81%AF%E9%A2%9C%E8%89%B2%E5%92%8C%E4%BA%AE%E5%BA%A6%E6%8E%A7%E5%88%B6?rev=1467189243&do=diff 三色灯控制 ====硬件平台==== * STEP-MXO2第二代 ====设计要求==== * 掌握按键消抖和PWM的实现原理 * 了解LED通过PWM调亮度的方法 * 掌握三基色颜色合成的原理 * 基于STEP-MXO2第二代平台实现三色灯的基本颜色合成及亮度控制 text/html 2021-08-16T13:32:54+08:00 https://wiki.stepfpga.com/%E4%B8%B2%E5%8F%A3%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1629091974&do=diff 串口接口引脚定义 RS232串口 零调制解调器管脚分布: text/html 2021-01-06T23:02:18+08:00 https://wiki.stepfpga.com/%E4%B8%B2%E5%8F%A3%E7%9B%91%E8%A7%86%E7%B3%BB%E7%BB%9F%E8%AE%BE%E8%AE%A1?rev=1609945338&do=diff 串口（UART）监视系统设计 ---------- 实验任务 * 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成串口监视系统设计并观察调试结果。 * 要求：设计串口监视系统，实时监控串口（UART）接收数据，并将数据显示在底板的8位数码管上（仅限数字0~9）。 text/html 2026-01-18T20:41:19+08:00 https://wiki.stepfpga.com/%E4%B8%B2%E7%BA%A7_pid_%E6%A8%A1%E5%9D%97?rev=1768740079&do=diff 串级 PID 模块（位置-速度-电流三环/双环） 模块描述 把一个对象分成“外环慢、内环快”的多环控制：抗扰动强、动态更好，电机系统特别常见。 原理 * 外环（位置/角度）给内环（速度/电流）设定值；内环快速抑制扰动。 text/html 2021-09-28T09:28:22+08:00 https://wiki.stepfpga.com/%E4%B9%98%E6%B3%95%E5%99%A8?rev=1632792502&do=diff 乘法器 1. 硬件平台 * STEP-MXO2第一代 * STEP-Baseboard 2. 设计要求 * 掌握乘法器的工作原理 * 掌握组合逻辑的设计 * 基于小脚丫STEP FPGA Base Board开发平台实现乘法器的设计 3. 工作原理 FPGA实现乘法器的设计可以有多种方法，可以设计为串行的和并行的： text/html 2016-06-27T08:57:59+08:00 https://wiki.stepfpga.com/%E4%BB%8A%E6%97%A5%E5%A4%B4%E6%9D%A1?rev=1466989079&do=diff [[2016-06-22]]: TI公司推出了业界最低功耗，低抖动重定时的4K UHD 视频和照相机接口器件，简单的英文信息: DALLAS, June 21, 2016 /PRNewswire/ -- [[Texas Instruments Inc|TI]](TXN) today introduced three high-performance retimers which enable an extended signal range over long traces, connectors and cables without degradation of signal integrity. These devices expand TI's high-performance retimer portfolio, and support flexible, cost-optimized system design, enabling designers to speed their products to market while maintaining optimal p… text/html 2021-05-14T17:17:12+08:00 https://wiki.stepfpga.com/%E4%BB%A3%E7%A0%81%E9%A3%8E%E6%A0%BC?rev=1620983832&do=diff 用于代码风格 module beeper ( input clk, input [3:0] key_n, output speaker ); parameter cnt_Width = 15; parameter ClkDividerDo = 12000000/262/2; parameter ClkDividerRe = 12000000/294/2; parameter ClkDividerMi = 12000000/330/2; parameter ClkDividerFa = 12000000/349/2; reg en, beep; reg [cnt_Width-1:0] cnt, ClkDivider; always @(*) case(key_n) 4'b1110: begin ClkDivider = ClkDividerDo; en = 1'b1; end 4'b1101: begin ClkDivider = ClkDividerRe; en = 1'b1; end 4'b1011: begin … text/html 2019-06-04T14:33:11+08:00 https://wiki.stepfpga.com/%E4%BB%A5%E5%A4%AA%E7%BD%91%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559629991&do=diff 以太网接口引脚定义 以太网EIA/TIA-568A/B 直接连接EIA/TIA-568A 直接连接EIA/TIA-568B 交叉电缆管脚 10BASE-T 或 100BASE-TX 交叉 Gigabit T568A 交叉 10BASE-T, 100BASE-TX, 100BASE-T4 或 1000BASE-T 交叉 text/html 2026-01-18T20:28:01+08:00 https://wiki.stepfpga.com/%E4%BB%A5%E5%A4%AA%E7%BD%91%E9%80%9A%E4%BF%A1%E6%A8%A1%E5%9D%97?rev=1768739281&do=diff 以太网模块（W5500 SPI-Ethernet） 模块描述 让 MCU 直接上网：TCP/UDP 通信、Web 配置页面、数据上传服务器、局域网互联。电赛里“有线网络”优点是 稳定、低延迟、抗干扰强。 原理 W5500 属于“硬件 TCP/IP”以太网控制器：芯片内部集成 TCP/IP 协议栈 + 10/100 MAC+PHY，通过 SPI 与 MCU 通信。( text/html 2026-01-19T22:00:12+08:00 https://wiki.stepfpga.com/%E4%BB%AA%E8%A1%A8%E6%94%BE%E5%A4%A7%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768831212&do=diff 仪表放大器模块 1. 描述 仪表放大器模块是一款基于高精度仪表放大器芯片（INA128/AD620）设计的专业模拟信号调理模块。该模块具有超高输入阻抗、极低失调电压、优异的共模抑制比和低噪声特性，专门用于放大微弱差分信号。模块集成了增益可调、偏移校正、输出滤波等功能，广泛应用于传感器信号调理、生物医学测量、应变计放大、热电偶信号处理等精密测量场合，是高精度数据采集系统的核心组件。… text/html 2020-10-09T01:31:43+08:00 https://wiki.stepfpga.com/%E4%BB%BB%E6%84%8F%E6%B3%A2%E5%BD%A2%E4%BA%A7%E7%94%9F?rev=1602178303&do=diff 学习目标 在这个项目中，我们将通过FPGA＋串行DAC构成一个简单的任意波形发生器，从而学习信号合成的基本原理以及如何用FPGA内部的SRAM构成存储波表的ROM，通过产生能够访问这些波表的地址指针达到调整输出信号频率的目的。在本项目训练中需要掌握的知识点： text/html 2018-09-11T09:11:18+08:00 https://wiki.stepfpga.com/%E4%BD%8D%E8%BF%90%E7%AE%97%E7%AC%A6?rev=1536628278&do=diff 位运算符 位运算符是一类最基本的运算符，可以认为它们直接对应数字逻辑中的与、或、非门等逻辑门。 位运算符的与、或、非与逻辑运算符逻辑与、逻辑或、逻辑非，虽然它们处理的数据类型不一样，但是从硬件实现角度上来说，它们没有区别的，如下。 text/html 2025-09-03T14:38:10+08:00 https://wiki.stepfpga.com/%E4%BD%8E%E5%99%AA%E5%A3%B0%E5%89%8D%E7%BD%AE%E6%94%BE%E5%A4%A7%E6%A8%A1%E5%9D%97?rev=1756881490&do=diff 低噪声前置放大模块技术文档 描述 低噪声前置放大模块是基于OPA627等超低噪声运算放大器设计的高性能模拟信号调理模块。该模块采用精密低噪声电阻网络、多层屏蔽设计和优化的PCB布局，实现超低输入电压噪声（<5nV/√Hz）和电流噪声（<1pA/√Hz）。具备高输入阻抗、低失调、宽带宽特性，专门用于微弱信号的高保真放大。广泛应用于科学仪器、生物医学测量、音频设备、精密传感器等对噪声性能要求极高的场合。… text/html 2025-11-07T23:53:02+08:00 https://wiki.stepfpga.com/%E4%BD%8E%E9%80%9A%E6%BB%A4%E6%B3%A2%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1762530782&do=diff 1. 有源低通滤波器模块 模块描述 有源低通滤波器允许低频信号通过,抑制高频噪声和干扰,是信号调理的基础模块。采用运算放大器配合RC网络构成,常用拓扑有Sallen-Key和多反馈(MFB)结构。典型应用包括抗混叠滤波、数据采集前端、音频处理等。可实现巴特沃斯(平坦)、切比雪夫(陡峭)、贝塞尔(线性相位)等特性。在电赛中广泛用于ADC前置、传感器信号调理、通信系统等题目。 text/html 2026-01-19T21:56:04+08:00 https://wiki.stepfpga.com/%E4%BD%8E%E9%80%9F%E6%95%B0%E4%BC%A0%E6%97%A0%E7%BA%BF%E6%A8%A1%E5%9D%97?rev=1768830964&do=diff OOK/ASK 低速数传无线模块（315/433MHz） 1. 模块描述： 最常用“快搭链路”，适合遥测遥控、编码/同步/抗干扰（Manchester、CRC、重发）。 2. 原理： 基带数据 → OOK/ASK 调制 → SAW/匹配/天线；接收端超再生/超外差 → 数据整形 → 解码。 text/html 2016-07-14T01:39:34+08:00 https://wiki.stepfpga.com/%E4%BF%A1%E5%8F%B7%E5%8F%91%E7%94%9F%E5%99%A8?rev=1468431574&do=diff 信号发生器类型比较多，在不同的场合可采用不同的信号发生器, 有函数发生器、射频微波信号发生器、任意波形发生器、数字模式发生器或频率发生器等，它们都是能够产生周期性或非周期型电信号(以模拟信号或数字信号的方式)的电子设备. 被广泛应用于设计、测试、调试以及维修等场合。 随着技术的发展，现在的信号发生器一般都是采用 text/html 2025-09-03T14:42:10+08:00 https://wiki.stepfpga.com/%E5%8A%9F%E7%8E%87%E6%94%BE%E5%A4%A7%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1756881730&do=diff 功率放大器模块技术文档 描述 功率放大器模块是基于LM1875、TDA2030等高性能功率运算放大器设计的多用途信号放大模块。该模块集成完整的功率放大电路、保护电路和散热系统，具备大电流驱动能力、低失真特性和过载保护功能。支持音频放大和电机驱动双重应用场景，输出功率可达20W，失真度<0.1%。广泛应用于音响设备、功率放大器、直流电机控制、步进电机驱动等需要大功率信号驱动的场合。… text/html 2026-01-18T19:52:37+08:00 https://wiki.stepfpga.com/%E5%8A%A0%E7%83%AD%E5%99%A8%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1768737157&do=diff 加热器/温控执行器驱动模块（Heater Driver: MOSFET / SSR / TRIAC） 模块描述 驱动加热片、热床、电阻丝、PTC 等；DC 常用 MOSFET PWM；AC 常用 TRIAC 或固态继电器（SSR）。 原理 * DC：MOSFET 低边/高边开关 + PWM 调功率 text/html 2017-04-15T20:11:45+08:00 https://wiki.stepfpga.com/%E5%8D%A1%E8%AF%BA%E5%9B%BE?rev=1492258305&do=diff 卡诺图 卡诺图概念 卡诺图是由美国工程师卡诺(Kamaugh)提出的一种描述逻辑函数的特殊方法。 这种方法是将n个变量的逻辑函数填入一个矩形或正方形的二维空间即一个平面中，把矩形或正方形划分成2n个小别代表方格，这些小方格分n个变量逻辑函数的2n个最小项，每个最小项占一格，几何相邻或处在对称位置上的小方格所表示的最小项是逻辑相邻项。卡诺图是一种平面方格图，每个小方格代表逻辑函数的一个最小项，故又称为最小项方格图。… text/html 2026-01-17T17:19:28+08:00 https://wiki.stepfpga.com/%E5%8F%8C%E7%94%B5%E6%BA%90%E6%A8%A1%E5%9D%97?rev=1768641568&do=diff ±双电源模块（±5V / ±12V） 1. 模块描述 为 双电源运算放大器、模拟滤波、信号调理链路 提供对称正负电源，是“真正模拟系统”的基础。 ---------- 2. 工作原理 * 正电源：Buck / LDO 稳压 * text/html 2026-01-18T10:08:39+08:00 https://wiki.stepfpga.com/%E5%8F%8D%E5%B0%84%E5%BC%8F%E7%BA%A2%E5%A4%96%E5%BE%AA%E8%BF%B9%E7%81%B0%E5%BA%A6%E4%BC%A0%E6%84%9F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768702119&do=diff 反射式红外循迹/灰度传感器模块（线检测） * 模块描述：小车循迹/边缘检测/黑白对比（地面胶带、赛道线）。 * 原理：IR LED 发射 + 光电三极管/管接收，反射强度→电压；或集成比较器输出数字量。 text/html 2018-09-11T09:08:35+08:00 https://wiki.stepfpga.com/%E5%8F%98%E9%87%8F?rev=1536628115&do=diff 变量是数据存储单元的抽象。变量具有如下特性。 * 变量将保持每次赋给它的值，直到下一次赋值给它。当过程块被触发时，过程块中的赋值就会改变变量的值。 * reg、time和integer的初始化值是x，real和realtime的初始化值是0.0。如果使用变量声明赋值（variable declaration assignment，例如reg abc = 1'b0;）,那么就相当于在initial块中使用阻塞赋值。 text/html 2026-01-18T21:06:42+08:00 https://wiki.stepfpga.com/%E5%8F%AF%E5%AF%BB%E5%9D%80rgb%E7%81%AF%E5%B8%A6%E7%81%AF%E7%8E%AF?rev=1768741602&do=diff 可寻址 RGB 灯带/灯环（WS2812B / SK6812） 模块描述 严格说是“光显示”，但电赛里它就是状态显示+动效 UI：进度条、报警、方向指示、氛围灯，全都能做。 原理 WS2812B 把 RGB LED 与控制/整形电路集成在 5050 封装；单线串行级联，一颗坏不影响前面数据链路（但会断后级）。WS2812B 资料描述其为集成控制电路与 RGB 芯片的智能 LED。 ( text/html 2025-09-03T14:32:59+08:00 https://wiki.stepfpga.com/%E5%8F%AF%E7%BC%96%E7%A8%8B%E5%A2%9E%E7%9B%8A%E6%94%BE%E5%A4%A7%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1756881179&do=diff 可编程增益放大器模块技术文档 描述 可编程增益放大器模块是基于PGA280等高性能PGA芯片设计的智能模拟信号调理模块。该模块集成数字电位器和微处理器控制接口，实现增益的精确数字化控制。具备自动量程切换、过载保护、线性度校正等功能，支持SPI/I²C通信接口进行远程控制。广泛应用于自适应数据采集系统、多通道信号处理、精密仪器仪表等需要动态增益调节的场合，是智能化测量系统的关键组件。… text/html 2026-01-17T17:07:41+08:00 https://wiki.stepfpga.com/%E5%8F%AF%E7%BC%96%E7%A8%8B%E7%94%B5%E6%BA%90%E6%A8%A1%E5%9D%97?rev=1768640861&do=diff 可编程数控电源模块（可调压 / 可限流） 1. 模块描述 通过 MCU 控制输出电压和限流值，常用于 电源类赛题或系统内可调激励源。 ---------- 2. 工作原理 * DAC 输出设定值 * 运放比较反馈 * text/html 2026-01-19T00:04:35+08:00 https://wiki.stepfpga.com/%E5%8F%AF%E8%A7%81%E5%85%89%E9%80%9A%E4%BF%A1vlc%E4%BC%A0%E8%BE%93%E6%A8%A1%E5%9D%97?rev=1768752275&do=diff 可见光通信 VLC 传输模块（LED/激光 + 光电接收） 模块描述：用 LED 灯/激光做“光链路”，常见在室内定位/可见光通信/抗电磁干扰场景。 原理：基带数据/音频 → LED 电流调制（OOK/PWM/OFDM 简化）→ 光传播；接收端光电二极管/管 → text/html 2025-11-08T00:29:04+08:00 https://wiki.stepfpga.com/%E5%8F%AF%E8%B0%83%E6%BB%A4%E6%B3%A2%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1762532944&do=diff 可调滤波器模块 ---------- 可调滤波器模块 模块描述 可调滤波器模块通过数字电位器动态调节截止频率,实现程控滤波功能。采用数字电位器替代固定电阻,配合运算放大器构成RC滤波网络,通过MCU或手动控制改变电阻值,从而实现截止频率的精确调节。典型应用包括程控滤波系统、自适应滤波、测试仪器、音频均衡器等。在电赛中广泛用于需要动态调整滤波特性的场合,如信号处理、频率响应测试、通信系统等题目。… text/html 2026-01-17T17:43:27+08:00 https://wiki.stepfpga.com/%E5%8F%AF%E8%B0%83%E7%BA%BF%E6%80%A7%E7%A8%B3%E5%8E%8B%E6%A8%A1%E5%9D%97?rev=1768643007&do=diff LM317 可调线性稳压模块 模块描述 提供 可调输出电压，常用于实验调试和电源类赛题。 工作原理 基于 LM317 内部基准（1.25V）+ 外部分压设定输出。 技术指标 * Vin：7–30V * Vout：1.25–20V text/html 2018-08-20T16:31:28+08:00 https://wiki.stepfpga.com/%E5%9B%9B%E5%80%BC%E9%80%BB%E8%BE%91?rev=1534753888&do=diff 首先我们先来讲一下 Verilog 的四值逻辑系统。在 Verilog 的逻辑系统中有四种值，也即四种状态。 * 逻辑 0：表示低电平，也就对应我们电路 GND； * 逻辑 1：表示高电平，也就是对应我们电路的 VCC； text/html 2019-06-04T13:14:15+08:00 https://wiki.stepfpga.com/%E5%9B%BD%E9%99%85%E5%8D%95%E4%BD%8D%E5%88%B6%E4%BD%9C%E8%AF%8D%E5%A4%B4?rev=1559625255&do=diff 国际单位制作词头 SI前缀 国际单位前缀 text/html 2026-01-18T21:07:23+08:00 https://wiki.stepfpga.com/%E5%9B%BE%E5%BD%A2%E7%82%B9%E9%98%B5_lcd?rev=1768741643&do=diff 图形点阵 LCD（12864，ST7920 / KS0108 系） 模块描述 “黑白图形 UI”：能画曲线/图标/中文点阵，电赛很爱用（比 TFT 简单，比 1602 信息量大）。 原理 常见 ST7920：内置显示 RAM；支持并口也支持串行（常被当作 SPI-like 3-wire/4-wire 来用）。市面模块常标注 text/html 2021-01-06T22:57:33+08:00 https://wiki.stepfpga.com/%E5%9B%BE%E7%89%87%E6%98%BE%E7%A4%BA%E7%B3%BB%E7%BB%9F%E8%AE%BE%E8%AE%A1?rev=1609945053&do=diff 图片显示系统设计 实验任务 * 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成图片显示系统设计并观察调试结果 * 要求：将小脚丫的Logo转换成单色图片数据，驱动底板上1.8寸彩色液晶屏显示出来 text/html 2019-03-10T18:29:06+08:00 https://wiki.stepfpga.com/%E5%9F%BA%E4%BA%8E%E6%A0%91%E8%8E%93%E6%B4%BE%E7%9A%84%E5%8F%8C%E9%80%9A%E9%81%93%E9%AB%98%E9%80%9Fadc%E7%9A%84%E8%AE%BE%E8%AE%A1?rev=1552213746&do=diff text/html 2017-03-01T11:12:40+08:00 https://wiki.stepfpga.com/%E5%9F%BA%E6%9C%AC%E8%AF%AD%E6%B3%95?rev=1488337960&do=diff DokuWiki格式语法说明 DokuWiki 支持一些简单的标记语言, 以尽最大可能使文档看上去更友好。本页面包含了所有你在编辑页面时可能用到的语法的说明。如果需要查看本页源码，只需要点击页面顶部或者底部的 text/html 2017-09-11T03:04:07+08:00 https://wiki.stepfpga.com/%E5%9F%BA%E6%9C%AC%E9%97%A8%E7%94%B5%E8%B7%AF?rev=1505070247&do=diff * 逻辑门 - 输入／输出，0和1的表达 * 非门 * 与门 * 或门 * 与非门 * 或非门 * 异或门 * 二进制 * 用逻辑实现加 text/html 2016-06-27T09:28:34+08:00 https://wiki.stepfpga.com/%E5%85%89%E5%BA%A6%E4%BC%A0%E6%84%9F%E5%99%A8?rev=1466990914&do=diff Optical Sensor，是能够测量光的强度的传感器。 工作原理 应用 主要传感器厂商 text/html 2019-06-06T13:56:36+08:00 https://wiki.stepfpga.com/%E5%85%89%E7%BA%A4%E7%94%B5%E7%BC%86%E7%9A%84%E9%A2%9C%E8%89%B2%E4%BB%A3%E7%A0%81?rev=1559800596&do=diff 光纤电缆的颜色代码 EIA598-A标准 光纤数量多的光缆以6个或12个进行分组，并对每个分组进行编号 对光纤分组可以有几种不同的方式: • 光纤是装在有多种颜色标记的塑料管中的(或包在彩色细丝或塑料袋里): 套管的颜色跟光纤的顺序一致:蓝、橙、绿等 • 光纤有黑色条纹，从1到4条都有 text/html 2018-09-11T09:10:24+08:00 https://wiki.stepfpga.com/%E5%85%B3%E7%B3%BB%E8%BF%90%E7%AE%97%E7%AC%A6?rev=1536628224&do=diff 关系运算符主要是用来做一些条件判断用的，在进行关系运算符时，如果声明的关系是假的，则返回值是 0，如果声明的关系是真的，则返回值是 1； 所有的关系运算符有着相同的优先级别，关系运算符的优先级别低于算术运算符的优先级别。如下。 text/html 2026-01-18T10:48:33+08:00 https://wiki.stepfpga.com/%E5%87%BD%E6%95%B0%E4%BF%A1%E5%8F%B7%E5%8F%91%E7%94%9F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768704513&do=diff 函数信号发生器模块（FG：正弦/方波/三角/扫频/AM/FM/任意波形选做） 模块描述 输出稳定的正弦/方波/三角波，并支持频率、幅度、偏置（Offset）、占空比、扫频；高阶可做 AM/FM/任意波形（AWG）。 text/html 2019-06-04T13:20:02+08:00 https://wiki.stepfpga.com/%E5%88%86%E8%B4%9D%E8%A1%A8?rev=1559625602&do=diff 分贝表 dBm到W、V text/html 2026-01-18T20:41:36+08:00 https://wiki.stepfpga.com/%E5%89%8D%E9%A6%88_pid_%E6%A8%A1%E5%9D%97?rev=1768740096&do=diff 前馈 + PID 模块（摩擦/重力/模型补偿） 模块描述 在 PID 之外加“我提前知道你要干啥”的前馈，常见于轨迹跟随、负载变化（重力/摩擦）明显的系统：稳、快、还不容易抖。 原理 * 控制量 (u = u text/html 2018-09-11T09:07:54+08:00 https://wiki.stepfpga.com/%E5%90%91%E9%87%8F?rev=1536628074&do=diff 标量（scalar）是没有范围声明的1-bit的线网（net）或reg。 向量（vector）是带有范围声明的multi-bit的线网（net）或reg。 例子： wand w； // a scalar net of type "wand" wire w1, w2; // declares two wires tri [15:0] busa; // a three-state 16-bit bus reg a; // a scalar reg reg [3:0] v; // a 4-bit vector reg made up of v[3], // v[2], v[1], and v[0] reg signed … text/html 2019-12-23T10:44:43+08:00 https://wiki.stepfpga.com/%E5%91%BC%E5%90%B8%E7%81%AF?rev=1577069083&do=diff 呼吸灯 ====硬件平台==== * STEP-MXO2第一代 ====设计要求==== * 掌握PWM的原理 * 了解LED通过PWM调亮度的方法 * 基于STEP-MXO2第一代平台实现周期为2s的呼吸灯设计 工作原理 ---------- 呼吸灯：顾名思义，灯光的亮度在控制下不断的在亮和灭之间逐渐变化，感觉好像是人在呼吸。控制LED的亮度总体有两种方法，一种是给LED灯上施加模拟信号（可以串接可调电阻或DAC输出模拟信号），通过改变流经LED上的电流控制LED灯的亮度；另一种是使用PWM，给LED灯上施加数字信号，通过调整数字信号的占空比（调整占空比 = 调整有效值）来控制LED灯的亮度。这里我们的呼吸灯就是采用第二种PWM的方法实现。… text/html 2026-01-18T20:01:12+08:00 https://wiki.stepfpga.com/%E5%A4%9A%E8%B7%AF%E5%AE%9A%E6%97%B6%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768737672&do=diff 可编程多路时钟发生器模块（I2C 配置，Si5351 系列） 模块描述 * 用一颗芯片输出多路可编程时钟（几 kHz 到上百 MHz），适合临时需要各种时钟的电赛 * 典型元器件：Si5351A（3 路输出常见模块）、外部 25/27MHz 晶体/有源晶振 ( text/html 2026-01-17T17:34:24+08:00 https://wiki.stepfpga.com/%E5%A4%9A%E8%B7%AF%E8%BE%93%E5%87%BA%E7%94%B5%E6%BA%90%E6%A8%A1%E5%9D%97?rev=1768642464&do=diff 多路输出 PMIC 电源模块 1. 模块描述 单芯片生成 多路不同电压，简化复杂系统的供电设计。 ---------- 2. 工作原理 * 内部集成 Buck + LDO * 统一时序控制 * 统一保护逻辑 ---------- 3. 技术指标 text/html 2025-09-03T17:40:27+08:00 https://wiki.stepfpga.com/%E5%A4%9A%E9%80%9A%E9%81%93adc%E6%A8%A1%E5%9D%97?rev=1756892427&do=diff 多通道ADC模块技术文档 描述 本模块采用AD7606八通道同步采样ADC为核心，集成多路复用器和高精度参考电压源，实现16位分辨率、200kSPS的多路模拟信号同步采集。支持±5V和±10V双输入范围，内置可编程增益放大器和数字滤波器，具备过压保护功能，适用于工业控制、电力监测、传感器阵列、数据采集系统等需要多路同步采集的应用场合。 text/html 2025-09-03T18:11:08+08:00 https://wiki.stepfpga.com/%E5%A4%9A%E9%80%9A%E9%81%93dac%E6%A8%A1%E5%9D%97?rev=1756894268&do=diff 多通道DAC模块技术文档 描述 本模块采用AD5754四通道16位DAC为核心，集成精密输出放大器和高稳定度基准电压源，实现四路独立高精度模拟信号输出。支持±10V、0-5V、0-10V、4-20mA多种输出范围，具备单独通道控制、同步更新功能和故障检测能力，内置输出监测和保护电路，适用于工业控制、传感器激励、多轴运动控制、过程控制等多通道精密控制应用场合。 text/html 2022-07-20T10:22:29+08:00 https://wiki.stepfpga.com/%E5%A4%A7%E5%AD%A6%E7%94%9F%E7%94%B5%E5%AD%90%E8%AE%BE%E8%AE%A1%E7%AB%9E%E8%B5%9B?rev=1658283749&do=diff FPGA在全国大学生电子设计大赛中的应用参考 每两年一度、每届有上万个团队参加的全国高校最大的赛事“全国大学生电子设计竞赛”今年正如火如荼地准备中，在7个大的竞赛类别中除了“电源”、“放大器”、“高频无线电”三个类别之外，其它4个大类的题目都可以用到 text/html 2025-11-07T22:58:23+08:00 https://wiki.stepfpga.com/%E5%A4%AA%E9%98%B3%E8%83%BD%E5%85%85%E7%94%B5%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1762527503&do=diff 9. 太阳能MPPT控制模块 模块描述 太阳能MPPT（最大功率点跟踪）控制模块用于太阳能光伏发电系统，实时跟踪太阳能电池板的最大功率点，最大化能量转换效率。采用DC-DC变换器（Buck或Buck-Boost）配合MCU或专用MPPT芯片（如CN3722、LT3652），通过扰动观察法、增量电导法等算法动态调整工作点。相比直连方式，MPPT可提升20-30%的发电效率。适用于电赛中的光伏发电、新能源、微电网等题目，是可再生能源应用的关键技术。… text/html 2026-01-18T10:41:03+08:00 https://wiki.stepfpga.com/%E5%A4%B1%E7%9C%9F%E5%BA%A6%E6%B5%8B%E9%87%8F%E6%A8%A1%E5%9D%97?rev=1768704063&do=diff 功率/功率因数/谐波测量模块（单相功率分析子系统） * 模块描述：测 Vrms/Irms/P/Q/S/PF/THD，电赛电源与能效题的“硬核得分点”。 * 原理：电压/电流隔离采样（互感器/隔离放大/隔离 ADC）→ 同步采样 → 数字计算（瞬时功率积分、FFT 得谐波）。 text/html 2018-09-11T09:00:11+08:00 https://wiki.stepfpga.com/%E5%AD%97%E7%AC%A6%E4%B8%B2?rev=1536627611&do=diff 字符串 （string） 字符串的定义规则如下。 * 字符串是包含在两个“（双引号）之间的字符。 * 字符串在表达式中或在赋值时，被当做一个由8-bit ASCII码序列组成的无符号数。 * 字符串中可以使用如下的特殊字符：\n、\t、\\、\ text/html 2026-01-18T21:07:42+08:00 https://wiki.stepfpga.com/%E5%AD%97%E7%AC%A6_lcd_%E6%A8%A1%E5%9D%97?rev=1768741662&do=diff 字符 LCD 模块（1602/2004，HD44780 兼容） 模块描述 低成本“文本型 UI”，适合显示参数、状态、菜单。常见 1602（2×16）、2004（4×20）。 原理 HD44780 兼容控制器：内部字符发生器 + 显存；MCU 通过 4-bit/8-bit 并口写指令/数据；也常配 text/html 2018-09-04T14:32:20+08:00 https://wiki.stepfpga.com/%E5%AD%A6%E4%B9%A0%E4%B8%BB%E6%9D%BF?rev=1536042740&do=diff STEP-Baseboard STEP-Baseboard是为小脚丫平台FPGA开发板开发的功能外设底板。Baseboard上集成了多种外设，最大化扩展FPGA GPIO的功能。配合小脚丫FPGA板能够完成多种实验，是数字逻辑、微机原理、可编程逻辑语言以及EDA设计工具等课程完美的实验平台。能够让用户动手体验可编程逻辑设计，快乐学习。 text/html 2018-09-11T08:59:54+08:00 https://wiki.stepfpga.com/%E5%AE%9E%E6%95%B0?rev=1536627594&do=diff 实数 （real） 实数常数定义符合IEEE Std 754-1985标准，采用双精度浮点数（double-precision floating-point numbers）。实数有两种方式：十进制法和科学计数法。 例如： 1.2， 0.1， 2394.26331 1.2.E12， 1.30e-2， 0.1e-0， 23E10, 29E-2 236.123_763_e-12 //underscores are ignored 当把实数赋给一个整数变量时，按四舍五入转换后赋值。 例如，35.7和35.5都转换成36，而35.2则转换成35。 例如，-1.5转换成-2，而1.5则转换成2.… text/html 2026-01-18T20:00:00+08:00 https://wiki.stepfpga.com/%E5%AE%9E%E6%97%B6%E6%97%B6%E9%92%9Frtc%E6%A8%A1%E5%9D%97?rev=1768737600&do=diff I2C 高精度 RTC 模块（带温补晶振） 模块描述 * 给系统提供真实日历时间（秒/分/时/日期/星期），掉电仍走时 * 典型器件：DS3231（集成 TCXO，常见电赛首选）、备选 DS1307/PCF8563（精度更一般） text/html 2017-02-24T16:55:41+08:00 https://wiki.stepfpga.com/%E5%AE%9E%E9%AA%8C1-1_2%E8%BE%93%E5%85%A5%E5%9F%BA%E6%9C%AC%E9%97%A8%E7%94%B5%E8%B7%AF?rev=1487926541&do=diff 实验1.1 基本组合逻辑电路 1.实验目的 * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法 * 通过实验理解基本门电路 * 掌握用Verilog HDL数据流基本门电路的方法 2.实验任务 利用Verilog语言实现不同的2输入基本逻辑门。 text/html 2017-02-24T16:44:33+08:00 https://wiki.stepfpga.com/%E5%AE%9E%E9%AA%8C1-2_%E5%A4%9A%E8%BE%93%E5%85%A5%E5%9F%BA%E6%9C%AC%E9%97%A8%E7%94%B5%E8%B7%AF?rev=1487925873&do=diff 实验1.2 多输入基本门电路 1.实验目的 * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法 * 通过实验理解基本门电路 * 掌握用Verilog HDL数据流基本门电路的方法 2.实验任务 利用Verilog语言实现不同的多输入基本逻辑门。 text/html 2017-02-24T16:54:37+08:00 https://wiki.stepfpga.com/%E5%AE%9E%E9%AA%8C1-3_%E5%8D%A1%E8%AF%BA%E5%9B%BE%E5%8F%98%E6%8D%A2?rev=1487926477&do=diff 实验1.3 卡诺图变换 1.实验目的 * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法 * 通过实验理解基本门电路 * 掌握用Verilog HDL描述逻辑电路 ===== 2.实验任务 ===== 了解并掌握4变量卡诺图的化简方法 text/html 2017-03-02T10:45:33+08:00 https://wiki.stepfpga.com/%E5%AE%9E%E9%AA%8C2-1_2%E9%80%891%E9%80%89%E6%8B%A9%E5%99%A8?rev=1488422733&do=diff 实验2-1 2选1选择器 一、 实验目的 1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法 2）通过实验理解和掌握选择器原理 3）掌握用Verilog HDL描述选择器的方法 二、 实验任务 本实验的任务是描述一个2选1的选择器逻辑单元。 text/html 2017-03-02T16:38:36+08:00 https://wiki.stepfpga.com/%E5%AE%9E%E9%AA%8C2-2_4%E4%BD%8D%E6%AF%94%E8%BE%83%E5%99%A8?rev=1488443916&do=diff 实验2.2 4位比较器 1.实验目的 * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法 * 通过实验理解和掌握比较器原理 * 学习用Verilog HDL描述多位比较器级联电路 2.实验任务 本实验的任务是描述4位的比较器电路，并用for语句和task语句实现比较器电路的级联效果。 text/html 2017-03-02T10:13:40+08:00 https://wiki.stepfpga.com/%E5%AE%9E%E9%AA%8C2-3_%E8%AF%91%E7%A0%81%E5%99%A8?rev=1488420820&do=diff 实验3.1 译码器实验 1.实验目的 * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法 * 通过实验理解基本门电路 * 掌握用Verilog HDL数据流基本门电路的方法 2.实验任务 本实验的任务是描述一个3-8译码器电路，利用拨码开关输入不同的输入量，利用LED表示输出值。 text/html 2017-03-02T10:34:40+08:00 https://wiki.stepfpga.com/%E5%AE%9E%E9%AA%8C3-1_%E8%AF%91%E7%A0%81%E5%99%A8?rev=1488422080&do=diff 实验3.1 数码管显示实验 1.实验目的 （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； （2）通过实验理解和掌握数码管驱动原理； （3）学习用Verilog HDL数据流描述方法驱动数码管进行循环显示。 text/html 2025-09-03T15:16:52+08:00 https://wiki.stepfpga.com/%E5%AE%BD%E5%B8%A6%E6%94%BE%E5%A4%A7%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1756883812&do=diff 宽带放大器模块技术文档 描述 本模块采用高性能运算放大器OPA695和AD8009构成的宽带放大器系统，具有高增益带宽积、低噪声和优异的线性度特性。通过精心设计的补偿网络，实现了从直流到几百MHz的宽频带放大功能，适用于高频信号处理、测试仪器和通信系统等应用场合。 text/html 2026-01-18T20:08:04+08:00 https://wiki.stepfpga.com/%E5%AE%BD%E5%B8%A6_pll_%E9%A2%91%E7%8E%87%E5%90%88%E6%88%90%E6%A8%A1%E5%9D%97?rev=1768738084&do=diff 宽带 PLL 频率合成模块（射频/本振/扫频） 模块描述 * 生成高频本振/扫频信号（几十 MHz 到几 GHz，取决于芯片） * 典型元器件：ADF4351/ADF4350（常见模块）、LMX 系列（高端）、参考源 TCXO 原理 text/html 2025-09-03T16:19:28+08:00 https://wiki.stepfpga.com/%E5%AF%B9%E6%95%B0%E6%94%BE%E5%A4%A7%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1756887568&do=diff 对数放大器模块技术文档 描述 本模块采用高精度对数检波器AD8307构成的宽动态范围对数放大器，配备精密温度补偿电路和信号调理电路。具有92dB的超宽动态范围、优异的对数线性度和温度稳定性，能够将输入信号功率转换为与其对数成正比的直流电压输出。广泛应用于射频功率测量、信号强度指示、自动增益控制和通信系统中的RSSI(接收信号强度指示)等场合。 text/html 2016-05-31T17:02:35+08:00 https://wiki.stepfpga.com/%E5%B0%8F%E8%84%9A%E4%B8%ABstep-baseboard%E5%AE%9E%E9%AA%8C%E5%B9%B3%E5%8F%B0%E7%A1%AC%E4%BB%B6%E8%AF%B4%E6%98%8E?rev=1464685355&do=diff 小脚丫STEP-Baseboard 实验平台硬件说明 为了使学员快速的使用STEP Base Board Demo开发平台进行学习开发，了解STEP Base Board Demo开发平台的各种功能。 ====模块划分==== 根据STEP Base Board Demo开发平台的功能，我们将整板划分为11个模块，如图1所示。 text/html 2025-09-03T14:47:09+08:00 https://wiki.stepfpga.com/%E5%B0%84%E9%A2%91%E6%94%BE%E5%A4%A7%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1756882029&do=diff 射频放大器模块技术文档 描述 射频放大器模块是基于MAR-8ASM+和BFP420等高频器件设计的宽频带射频信号放大模块。该模块集成精密匹配网络、噪声优化电路和稳定性补偿网络，工作频率覆盖DC-4GHz，增益20dB，噪声系数<3dB。具备高线性度、低噪声、宽带特性，支持50Ω标准阻抗系统。广泛应用于射频通信、雷达系统、频谱分析仪、信号发生器等需要射频信号放大的场合，是射频系统前端的核心组件。… text/html 2021-01-06T23:04:50+08:00 https://wiki.stepfpga.com/%E5%B1%8F%E5%B9%95%E4%BF%9D%E6%8A%A4%E7%B3%BB%E7%BB%9F%E8%AE%BE%E8%AE%A1?rev=1609945490&do=diff 屏幕保护系统设计 实验任务 * 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成屏幕保护系统设计并观察调试结果 * 要求：通过底板上的VGA接口驱动液晶显示器在800×600@60Hz的模式下显示，实现经典屏幕保护的界面效果，让小脚丫Logo不断反弹移动。 text/html 2025-09-03T18:30:32+08:00 https://wiki.stepfpga.com/%E5%B3%B0%E5%80%BC%E6%A3%80%E6%B5%8B%E6%A8%A1%E5%9D%97?rev=1756895432&do=diff 平均值检测模块技术文档 功能描述 平均值检测模块采用高精度运算放大器和RC积分电路，实现对输入信号平均值的精确计算。模块支持直流平均值和交流有效值检测，具有可调时间常数、低噪声、高线性度等特点。内置缓冲放大器确保输入阻抗匹配，适用于信号处理分析、电力测量、音频处理等多种应用场景。 text/html 2016-06-29T15:42:37+08:00 https://wiki.stepfpga.com/%E5%B5%8C%E5%85%A5%E5%BC%8F%E7%B3%BB%E7%BB%9F%E8%AE%BE%E8%AE%A1?rev=1467186157&do=diff 嵌入式系统基础概念 － 嵌入式系统、微控制器、ARM 什么是嵌入式系统？ 嵌入式系统来源于英文Embedded system，是一种“完全嵌入受控器件内部，为特定应用而设计的专用计算机系统”，根据英国电气工程师协会（ U.K. Institution of Electrical Engineer）的定义，嵌入式系统为控制、监视或辅助设备、机器或用于工厂运作的设备。与个人计算机这样的通用计算机系统不同，嵌入式系统通常执行的是带有特定要求的预先定义的任务。由于嵌入式系统只针对一项特殊的任务，设计人员能够对它进行优化，减小尺寸降低成本。嵌入式系统通常进行大量生产，所以单个的成本节约，能够随着产量进行成百上千的放大。… text/html 2016-06-29T15:38:02+08:00 https://wiki.stepfpga.com/%E5%B5%8C%E5%85%A5%E5%BC%8F%E7%B3%BB%E7%BB%9F?rev=1467185882&do=diff 嵌入式系统（Embedded system），是一种“完全嵌入受控器件内部，为特定应用而设计的专用计算机系统”，根据英国电气工程师协会（ U.K. Institution of Electrical Engineer）的定义，嵌入式系统为控制、监视或辅助设备、机器或用于工厂运作的设备。与个人计算机这样的通用计算机系统不同，嵌入式系统通常执行的是带有特定要求的预先定义的任务。由于嵌入式系统只针对一项特殊的任务，设计人员能够对它进行优化，减小尺寸降低成本。嵌入式系统通常进行大量生产，所以单个的成本节约，能够随着产量进行成百上千的放大。… text/html 2025-09-03T15:48:26+08:00 https://wiki.stepfpga.com/%E5%B7%AE%E5%88%86%E8%BD%AC%E5%8D%95%E7%AB%AF%E6%A8%A1%E5%9D%97?rev=1756885706&do=diff 差分转单端模块技术文档 描述 本模块采用高精度仪表放大器INA134构成的差分转单端转换器，配备精密电阻网络和增益调节电路。具有优异的共模抑制比、低噪声和高线性度特性，能够将差分信号精确转换为单端信号，同时有效抑制共模噪声和干扰。广泛应用于传感器信号调理、数据采集系统、医疗仪器和精密测量等需要高共模抑制性能的场合。 text/html 2025-11-08T00:16:32+08:00 https://wiki.stepfpga.com/%E5%B7%B4%E7%89%B9%E6%B2%83%E6%96%AF%E6%BB%A4%E6%B3%A2%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1762532192&do=diff 8. 巴特沃斯/切比雪夫滤波器模块 模块描述 巴特沃斯(Butterworth)和切比雪夫(Chebyshev)是两种经典的滤波器逼近类型,各有特点。巴特沃斯特点是通带最大平坦,无纹波,相位线性度较好,滚降中等;切比雪夫通带有纹波(或阻带纹波),但过渡带更陡峭,相同阶数下衰减更快。设计高阶滤波器(4阶、6阶、8阶)通过级联多个2阶节实现,每节的Q值和f0按查表确定。在电赛中用于精密滤波、高选择性滤波、信号调理、数据采集系统等。… text/html 2019-06-04T13:15:21+08:00 https://wiki.stepfpga.com/%E5%B8%83%E5%B0%94%E9%80%BB%E8%BE%91%E9%97%A8?rev=1559625321&do=diff 布尔逻辑门 布尔代数定理 text/html 2017-04-15T20:20:25+08:00 https://wiki.stepfpga.com/%E5%B8%83%E5%B0%94%E9%80%BB%E8%BE%91?rev=1492258825&do=diff 布尔逻辑 1布尔逻辑概念 布尔逻辑得名于George Boole，他是考克大学（现爱尔兰国立考克大学）的英国数学家，他在十九世纪中叶首次定义了逻辑的代数系统。现在，布尔逻辑在电子学、计算机硬件和软件中有很多应用。在1937年，Claude Shannon展示了布尔逻辑如何在电子学中使用。后来，由于布尔代数被广泛用于解决开关电路和数字逻辑电路中，所以也称为开关代数或逻辑代数。 text/html 2025-11-07T23:54:04+08:00 https://wiki.stepfpga.com/%E5%B8%A6%E9%80%9A%E6%BB%A4%E6%B3%A2%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1762530844&do=diff 3. 有源带通滤波器模块 模块描述 有源带通滤波器只允许特定频段信号通过,抑制高低频分量,相当于高通和低通滤波器的串联。常用于选频放大、通信接收机、频谱分析、信号检测等。可由两个2阶节级联(先高通后低通),或用单个多反馈(MFB)结构直接实现。典型参数包括中心频率f0、带宽BW、品质因数Q=f0/BW。在电赛中用于选频电路、通信系统、信号检测识别等题目。 text/html 2025-11-07T23:54:26+08:00 https://wiki.stepfpga.com/%E5%B8%A6%E9%98%BB%E6%BB%A4%E6%B3%A2%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1762530866&do=diff 4. 有源带阻滤波器模块 模块描述 有源带阻滤波器(陷波器)抑制特定频段信号,允许其他频率通过,是带通滤波器的对偶电路。最常见应用是50Hz/60Hz工频陷波,消除交流电源干扰。典型结构有双T网络陷波器、Wien桥陷波器、状态变量陷波器等。关键参数包括陷波频率f0、陷波深度(可达-40dB至-60dB)、陷波带宽。在电赛中广泛用于抑制工频干扰、消除特定频率噪声、通信系统抗干扰等。 text/html 2018-08-20T16:03:49+08:00 https://wiki.stepfpga.com/%E5%B8%B8%E6%95%B0?rev=1534752229&do=diff 整数 （integer） 整数常数的定义规则如下。 * 整数可以用十进制（decimal）、十六进制（hexadecimal）、八进制（octal）、二进制（binary）形式表示，表现形式为： <null|+|-><size><sign:s|S><base: d|D|h|H|o|O|b|B><0~9|0~f|0~7|0~1|x|z>,其中size、sign和base是可选的。 text/html 2019-03-22T20:21:32+08:00 https://wiki.stepfpga.com/%E5%B8%B8%E7%94%A8%E7%94%B5%E5%AD%90%E5%85%83%E5%99%A8%E4%BB%B6?rev=1553257292&do=diff 微处理器 8位 * 51系列：Intel 8051/8052，AT89C51/AT89C1051/AT89C2051，STC89C51 * STM8：意法半导体公司的8位单片机 * PIC： * AVR： 16位 * MSP430 32位 ARM * STM32F103C8T6 * STM32F407 * STM32F072 * LPC824 32位 MIPS * PIC32 可编程数字逻辑 CPLD Spartan ZYNQ text/html 2018-03-13T16:50:49+08:00 https://wiki.stepfpga.com/%E5%B8%B8%E8%A7%81%E9%94%99%E8%AF%AF?rev=1520931049&do=diff **Diamond软件安装和使用时的常见错误** 1.page not available Diamond工具是Lattice提供的FPGA设计工具，可以在官网申请为期一年的License，到期可以继续申请。但是需要在官网注册账号，有时候申请会出现这个页面 text/html 2025-09-03T18:28:02+08:00 https://wiki.stepfpga.com/%E5%B9%B3%E5%9D%87%E5%80%BC%E6%A3%80%E6%B5%8B%E6%A8%A1%E5%9D%97?rev=1756895282&do=diff 峰值检测模块技术文档 功能描述 峰值检测模块基于LM393比较器和二极管保持电路，能够自动检测输入信号的峰值并长时间保持该值。模块具有快速响应、低功耗、高精度的特点，适用于各种信号峰值测量场合。通过板载LED指示灯可直观显示工作状态，支持手动复位功能，是信号分析和测量系统的理想选择。 text/html 2019-06-04T13:54:28+08:00 https://wiki.stepfpga.com/%E5%B9%B6%E8%A1%8C%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559627668&do=diff 并行接口引脚定义 并口 25针D-SUB插头 36针并行插头 text/html 2016-06-12T11:16:42+08:00 https://wiki.stepfpga.com/%E5%BA%8F%E5%88%97%E6%A3%80%E6%B5%8B%E5%99%A8?rev=1465701402&do=diff 序列检测 ====硬件平台==== * STEP-MXO2第一代 ====设计要求==== * 掌握序列检测的原理 * 掌握状态机的设计 * 基于STEP-MXO2第一代平台实现101序列的检测 ====工作原理==== 序列检测就是将一个指定的序列从数字码流中识别出来，是时序数字电路中非常常见的设计之一。 text/html 2016-06-27T14:46:26+08:00 https://wiki.stepfpga.com/%E5%BC%80%E5%8F%91%E6%9D%BF1?rev=1467009986&do=diff BASYS 3 开发板 BASYS 3开发板简介! 在这里你可以获取到BASYS 3开发板所有的参考资料。 BASYS 3是一款采用Vivado套件设计的入门级的FPGA开发板，板载赛灵思Artix 7系列的FPGA产品。 BASYS 3包含所有BASYS板中的标准功能：完成准备使用的硬件，收集了大量的板载I / O设备，所有需要FPGA支持电路，以及开发工具的免费版本 ，所有的都是在学生都可以接收的价格。 text/html 2016-07-01T10:29:55+08:00 https://wiki.stepfpga.com/%E5%BC%80%E5%8F%91%E6%9D%BF2?rev=1467340195&do=diff ADI EVAL-CN0234-SDPZ 开发板 EVAL-CN0234-SDPZ开发板简介 在这里你可以获取到EVAL-CN0234-SDPZ开发板所有的参考资料。 EVAL-CN0234-SDPZ是一款ADI公司推出的、采用电化学传感器的单电源、低功耗、电池供电、便携式气体探测器。对于检测或测量多种有毒气体浓度的仪器，电化学传感器能够提供多项优势。大多数传感器都是针对特定气体而设计，可用分辨率小于气体浓度的百万分之一(ppm)，所需工作电流极小，非常适合便携式电池供电的仪器。(本示例中开发板上将使用Alphasense CO-AX一氧化碳传感器。)… text/html 2016-10-20T22:37:05+08:00 https://wiki.stepfpga.com/%E5%BC%80%E5%8F%91%E6%9D%BF8?rev=1476974225&do=diff text/html 2019-06-04T13:17:44+08:00 https://wiki.stepfpga.com/%E5%BC%80%E5%85%B3%E4%BF%A1%E6%81%AF?rev=1559625464&do=diff 开关信息 开关符号 text/html 2025-11-08T00:14:54+08:00 https://wiki.stepfpga.com/%E5%BC%80%E5%85%B3%E7%94%B5%E5%AE%B9%E6%BB%A4%E6%B3%A2%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1762532094&do=diff 5. 开关电容滤波器模块 模块描述 开关电容滤波器用开关和电容模拟电阻,实现精确可编程的滤波特性。典型芯片如MAX7400系列(8阶低通)、LTC1563(4阶通用),通过时钟频率fc控制截止频率,精度可达0.2%。优点是无需精密电阻,截止频率可电控调节,集成度高。在电赛中用于抗混叠滤波、精密频率控制、自动调谐系统、通信系统等场合。 text/html 2026-01-17T17:37:59+08:00 https://wiki.stepfpga.com/%E5%BC%80%E5%85%B3%E7%94%B5%E6%BA%90boost%E6%A8%A1%E5%9D%97?rev=1768642679&do=diff 1S锂电 → 5V Boost 电源模块 1. 模块描述 单节锂电池（3.0–4.2V）升压到 5V，典型 “充电宝结构”。 ---------- 2. 工作原理 * Boost 升压 * 输入电压最低，输入电流最大 ---------- 3. 技术指标 项目 text/html 2026-01-17T17:04:34+08:00 https://wiki.stepfpga.com/%E5%BC%80%E5%85%B3%E7%94%B5%E6%BA%90buck%E6%A8%A1%E5%9D%97?rev=1768640674&do=diff 12V → 3.3V Buck 电源模块（大电流数字 3.3V） 1. 模块描述 为 FPGA、ESP32、无线模块、高速外设 提供高效率、大电流的 3.3V 供电，解决 LDO 发热与效率低的问题。 ---------- 2. 工作原理 * 采用 降压型开关稳压（Buck） text/html 2016-06-01T18:15:15+08:00 https://wiki.stepfpga.com/%E5%BC%80%E5%85%B3%E7%A8%B3%E5%8E%8B?rev=1464776115&do=diff A switched-mode power supply (switching-mode power supply, switch-mode power supply, switched power supply, SMPS, or switcher) is an electronic power supply that incorporates a switching regulator to convert electrical power efficiently. Like other power supplies, an SMPS transfers power from a source, like mains power, to a load, such as a personal computer, while converting voltage and current characteristics. Unlike a linear power supply, the pass transistor of a switching-mode supply continu… text/html 2017-07-20T13:50:35+08:00 https://wiki.stepfpga.com/%E5%BC%95%E8%84%9A%E5%88%86%E9%A2%91%E8%AF%B4%E6%98%8E?rev=1500529835&do=diff STEP-BaseBoard外设资源引脚分配说明 本节将和大家一起了解STEP-Baseboard的资源及管脚分配的明细。 STEP-Baseboard是我们针对小脚丫核心板设计的扩展板，集成了大量常见外设，同时兼容STEP-MXO2第二代和STEP-MAX10两种小脚丫核心板，为开发者提供更多选择。 text/html 2017-12-06T01:25:47+08:00 https://wiki.stepfpga.com/%E5%BE%AE%E6%9C%BA%E5%8E%9F%E7%90%86%E4%B8%8E%E6%8E%A5%E5%8F%A3?rev=1512494747&do=diff * 基础项目 * Pong游戏 * 遥控伺服电机 * 文本LCD显示 * 正交解码 * PWM和一位DAC * 去抖动 * 接口 * UART * JTAG * I2C * I2C_master_core * EPP * SPI * SD Card * PCI * PCI Express * Ethernet * HDMI * SDRAM * NAND控制接口 * SD Card接口 * PS2键盘 * PS2鼠标 * VGA图形控制器 * VGA文本控制器 * 存储器 * ROM * SRAM * FIFO * 双口RAM * SDRAM * DDR3 SDRAM * 高级项目 * 数字示波器 * 图形化LCD显示屏 * 直接数字合成 * CNC步进电机 * MCU软核 * 8051 *… text/html 2017-05-31T11:04:04+08:00 https://wiki.stepfpga.com/%E5%BF%AB%E9%80%9F%E4%B8%8A%E6%89%8Bstep-max10?rev=1496199844&do=diff 快速上手STEP MAX10 参考Quartus安装及配置安装号Quartus Prime,现在我们就可以使用Quartus进行FPGA的设计了，整个设计流程参考下图： 1.创建第一个工程 1.1新建工程 (1)启动Quartus软件：双击Quartus系列软件图标，界面如下（以Quartus Prime16.1为例）。 text/html 2021-11-24T14:27:49+08:00 https://wiki.stepfpga.com/%E5%BF%AB%E9%80%9F%E4%B8%8A%E6%89%8Bstep-mxo2-c?rev=1637735269&do=diff 快速上手FPGA核心板 1. 准备工作 ---------- * 安装Diamond软件 * 参考Diamond安装及配置安装好Diamond，如果遇到问题可以先看看Diamond安装常见问题解答。 * 准备STEP-MXO2-C FPGA开发板及Micro USB数据线 * 点击了解STEP-MXO2-C开发板详情介绍 下面开始我们的第一个FPGA工程。 text/html 2018-09-13T11:15:12+08:00 https://wiki.stepfpga.com/%E6%8A%BD%E8%B1%A1%E7%BA%A7%E5%88%AB?rev=1536808512&do=diff Verilog可以在三种抽象级别上进行描述：行为级模型、RTL级模型和门级模型。 行为级（behavior level）模型的特点如下。 * 它是比较高级的模型，主要用于testbench。 * 它着重于系统行为和算法描述，不在于系统的电路实现。 text/html 2018-09-11T13:28:14+08:00 https://wiki.stepfpga.com/%E6%8B%BC%E6%8E%A5%E4%BD%8D%E8%BF%90%E7%AE%97%E7%AC%A6?rev=1536643694&do=diff 拼接位运算符 在 Verilog 中有一个特殊的运算符，就是我们的位拼接运算符。用这个运算符可以把两个或多个信号的某些位拼接起来进行运算操作。如下。 例子：连接操作。 {a, b[3:0], w, 3'b101} 等价于 {a, b[3], b[2], b[1], b[0], w, 1'b1, 1'b0, 1'b1} text/html 2016-06-12T17:16:41+08:00 https://wiki.stepfpga.com/%E6%8C%89%E9%94%AE%E6%B6%88%E6%8A%96?rev=1465723001&do=diff 按键消抖 ====硬件平台==== * STEP-MXO2第一代 设计要求 ---------- * 掌握FPGA边沿检测的设计 * 掌握按键消抖的原理 * 基于小脚丫STEP-MXO2第一代开发平台实现按键消抖的功能，实现脉冲和状态翻转输出。 ====工作原理==== text/html 2026-01-18T10:49:57+08:00 https://wiki.stepfpga.com/%E6%8E%A5%E5%9C%B0%E7%94%B5%E9%98%BB%E6%B5%8B%E8%AF%95%E6%A8%A1%E5%9D%97?rev=1768704597&do=diff 接地电阻测试模块（接地电阻：2 线/3 线/4 线，工频/低频注入） 模块描述 测接地电阻（Ω 级到几十 Ω），常见模式：简化 2 线（粗测）、3 线（工程常用）、4 线 Kelvin（更准）。可扩展到“土壤电阻率”（4 探针法）。 text/html 2018-07-09T09:25:53+08:00 https://wiki.stepfpga.com/%E6%9C%80%E6%96%B0%E5%9F%B9%E8%AE%AD?rev=1531099553&do=diff ---------- {{ ::为什么学习fpga.jpg?nolink |}} {{ ::banner2_副本.jpg?nolink |}} 三周实战学习，导师带你零基础入门FPGA ---------- {{ ::课程理念_副本.jpg?nolink |}} {{ :小脚丫.jpg?nolink |}} {{ ::讲师.jpg?nolink |}} text/html 2025-09-03T17:29:45+08:00 https://wiki.stepfpga.com/%E6%9C%89%E6%BA%90%E6%BB%A4%E6%B3%A2%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1756891785&do=diff 有源滤波器模块技术文档 描述 本模块采用MAX274八阶开关电容滤波器芯片为核心，结合运算放大器和可调电阻，构成高性能有源滤波器系统。支持低通、高通、带通、带阻等多种滤波模式，截止频率可调范围宽，适用于信号处理、数据采集和通信系统等应用场合。模块具有良好的温度稳定性和低噪声特性。 text/html 2018-09-11T13:16:17+08:00 https://wiki.stepfpga.com/%E6%9D%A1%E4%BB%B6%E8%BF%90%E7%AE%97%E7%AC%A6?rev=1536642977&do=diff 条件运算符 Verilog 语言为了让连续赋值的功能更加完善，于是又从 C 语言中引入了条件操作符来构建从两个输入中选择一个作为输出的条件选择结构，功能等同于 always 中的 if-else 语句，如下。 text/html 2016-06-27T09:30:58+08:00 https://wiki.stepfpga.com/%E6%89%8B%E5%8A%BF%E8%AF%86%E5%88%AB?rev=1466991058&do=diff Gesture recognition is a topic in computer science and language technology with the goal of interpreting human gestures via mathematical algorithms. Gestures can originate from any bodily motion or state but commonly originate from the face or hand. Current focuses in the field include emotion recognition from face and hand gesture recognition. Many approaches have been made using cameras and computer vision algorithms to interpret sign language. However, the identification and recognition of po… text/html 2018-09-04T14:33:19+08:00 https://wiki.stepfpga.com/%E6%89%A9%E5%B1%95%E6%A8%A1%E5%9D%97_%E4%BC%A0%E6%84%9F%E5%99%A8?rev=1536042799&do=diff 传感器及点阵LED显示功能板 传感器及点阵LED显示功能模块实物图 板卡简介 STEP Sensor Card是STEP团队推出的可配合小脚丫多种底板使用的扩展板卡，板载资源十分丰富，其中包括多种传感器、16 text/html 2018-09-04T14:26:08+08:00 https://wiki.stepfpga.com/%E6%89%A9%E5%B1%95%E6%A8%A1%E5%9D%97_%E6%97%A0%E7%BA%BF%E6%B5%8B%E8%AF%95?rev=1536042368&do=diff 无线扩展功能模块 无线功能扩展板实物图 板卡简介 小脚丫FPGA无线模块是STEP团队推出的可配合小脚丫FPGA核心板和底板使用的扩展板卡，基于该板卡可以实现以下功能：电压采集显示、信号发生功能、温湿度采集显示、wifi通信、串口通信、按键调节 。 text/html 2018-09-04T14:28:40+08:00 https://wiki.stepfpga.com/%E6%89%A9%E5%B1%95%E6%A8%A1%E5%9D%97_%E7%94%B5%E5%AD%90%E7%90%B4?rev=1536042520&do=diff 电子琴扩展功能模块 [电子琴模块正面][电子琴模块背面] 电子琴扩展功能模块实物图 板卡简介 STEP Piano Shield是STEP团队推出的可配合小脚丫多种底板使用的扩展板卡，可以让你尽情的的在电子琴上面进行演奏，当然，你也可以让其自动播放你想要的乐曲！ text/html 2018-09-04T14:27:45+08:00 https://wiki.stepfpga.com/%E6%89%A9%E5%B1%95%E6%A8%A1%E5%9D%97_%E8%AE%A1%E7%AE%97%E5%99%A8?rev=1536042465&do=diff 计算器扩展功能模块 小脚丫FPGA计算器模块是STEP团队推出的可配合小脚丫FPGA核心板和底板使用的扩展板卡，基于该板卡可以实现一个简易计算器的所有功能。 计算器模块结构组成 计算器模块结构如下图所示，主要由触摸按键、触摸检测芯片CAP1298、128 text/html 2021-09-13T10:50:19+08:00 https://wiki.stepfpga.com/%E6%89%A9%E5%B1%95%E6%A8%A1%E5%9D%97_led%E7%82%B9%E9%98%B5?rev=1631501419&do=diff LED点阵及传感器板卡-Dot Matrix 1. 板卡说明 Dot Matrix扩展模块是可插入STEP PCIE接口的扩展模块，板卡包括8*8点阵、DS18B20Z、红外对管ITR9909、BH1750FVI环境光传感器等外设，非常适合已经熟悉了小脚丫板卡想要进一步学习FPGA的使用者。 text/html 2021-01-06T23:02:58+08:00 https://wiki.stepfpga.com/%E6%95%B0%E5%AD%97%E4%B8%87%E5%B9%B4%E5%8E%86%E8%AE%BE%E8%AE%A1?rev=1609945378&do=diff 数字万年历设计 ---------- 实验任务 * 普通列表项目任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成数字万年历设计并观察调试结果 * 普通列表项目要求：驱动底板上的实时时钟芯片DS1340Z获取时间信息（年、月、日、周、时、分、秒），显示在8位数码管上，分两页显示，第一页显示年月日周信息，第二页显示时分秒信息，通过旋转编码器调节数字万年历和控制显示，具体控制如下：… text/html 2026-01-18T10:48:03+08:00 https://wiki.stepfpga.com/%E6%95%B0%E5%AD%97%E4%B8%87%E7%94%A8%E8%A1%A8%E6%A8%A1%E5%9D%97?rev=1768704483&do=diff 数字万用表模块（DMM：V/I/R/通断/二极管，可扩展 C/F） 模块描述 一套“通用量测中枢”：直流/交流电压、直流/交流电流、电阻、通断蜂鸣、二极管压降；可选扩展电容、频率、占空比（你前面 1–7 的子模块可复用）。 text/html 2018-10-23T17:27:55+08:00 https://wiki.stepfpga.com/%E6%95%B0%E5%AD%97%E6%B8%A9%E6%B9%BF%E5%BA%A6%E8%AE%A1%E8%AE%BE%E8%AE%A1?rev=1540286875&do=diff =====数字温湿度计设计===== 实验任务 * 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成数字温湿度计设计并观察调试结果 * 要求：驱动底板上的温湿度传感器SHT-20测量空气中的温度和湿度，将温湿度信息显示在8位扫描式数码管上。 text/html 2017-04-01T00:36:29+08:00 https://wiki.stepfpga.com/%E6%95%B0%E5%AD%97%E7%94%B5%E8%B7%AF%E5%9F%BA%E7%A1%80?rev=1490978189&do=diff 基础知识 * 码制 * 布尔逻辑 * 卡诺图 组合逻辑 * 基本门电路 * 比较器 * 译码器 * 编码器 * 选择器 * 码制转换 * 加法器 * 乘法器 * 除法器 时序逻辑 * 锁存器 * 触发器 * 寄存器 * 计数器 * PWM波形发生 * 分频器 存储器 * ROM * SRAM * SDRAM * FIFO * 双端口RAM * 环形RAM 有限状态机 * 序列检测 * 交通灯 text/html 2018-08-17T17:02:20+08:00 https://wiki.stepfpga.com/%E6%95%B0%E6%8D%AE%E7%B1%BB%E5%9E%8B?rev=1534496540&do=diff Verilog中主要有两种数据类型：变量（veriable）和线网（net）。这两种数据类型主要区别在于它们 的赋值（assign）和保持（hold）方式，它们代表了不同的硬件结构。 一、线网（net） 线网（net）用于表示结构体（如逻辑门）之间的连接。除了trireg之外，所有其他的线网类型都不能保存值，线网的值时由driver决定的，例如由连续赋值驱动或由逻辑门驱动。如果driver没有驱动线网，那么线网的值是z，但是tri0、tri1、trireg除外，tri0将是0，tri1将是1，而trireg将保持之前driver驱动的值。… text/html 2022-07-20T10:27:12+08:00 https://wiki.stepfpga.com/%E6%95%B0%E7%A0%81%E7%AE%A1%E6%A8%A1%E5%9D%97?rev=1658284032&do=diff STEP FPGA驱动基于74HC595的数码管模块 本节将和大家一起使用FPGA驱动底板上的6位数码管实现动态显示。 硬件说明 在前面之前的入门教程中 数码管独立显示 章节已为大家介绍了数码管独立显示的相关内容，关于独立显示这里就不在赘述。我们的底板上有6位数码管，根据驱动方法不同，有以下比较： text/html 2021-09-12T22:21:48+08:00 https://wiki.stepfpga.com/%E6%95%B4%E6%95%B0?rev=1631456508&do=diff 整数 （integer） 整数常数的定义规则如下。 * 整数可以用十进制（decimal）、十六进制（hexadecimal）、八进制（octal）、二进制（binary）形式表示，表现形式为： <null|+|-><size><sign:s|S><base: d|D|h|H|o|O|b|B><0~9|0~f|0~7|0~1|x|z>,其中size、sign和base是可选的。 text/html 2016-05-27T12:12:06+08:00 https://wiki.stepfpga.com/%E6%97%8B%E8%BD%AC%E7%BC%96%E7%A0%81%E5%99%A8%E6%8E%A7%E5%88%B6?rev=1464322326&do=diff 设计要求 FPGA接收编码器的信号，控制LED颜色的变换，编码器采用HRPG-AD32编码器。 方案设计 * 增量型旋转编码器有两路相位不同的信号输出，Phase A 和 Phase B，FPGA需要对这两路输入信号进行分析，判断出旋转的动作，输出一个加（up）或减（down）的脉冲信号。 text/html 2022-06-23T13:12:03+08:00 https://wiki.stepfpga.com/%E6%97%8B%E8%BD%AC%E7%BC%96%E7%A0%81%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1655961123&do=diff 基于STEP FPGA的旋转编码器电路驱动 硬件说明 ---------- 旋转编码器是用来测量转速的装置，因其人性化的操作被用于越来越多的电子设备中，旋转编码器有多种分类： * 以编码器工作原理可分为：光电式、磁电式和触点电刷式。 text/html 2018-10-22T13:59:52+08:00 https://wiki.stepfpga.com/%E6%97%8B%E8%BD%AC%E8%B0%83%E8%8A%82%E7%B3%BB%E7%BB%9F%E8%AE%BE%E8%AE%A1?rev=1540187992&do=diff =====旋转调节系统设计===== 实验任务 * 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成旋转调节系统设计并观察调试结果 * 要求：转动底板上的旋转编码器，调整核心板数码管数值在0~99之间变化，右旋增加，左旋减小。 text/html 2025-11-07T22:56:54+08:00 https://wiki.stepfpga.com/%E6%97%A0%E7%BA%BF%E5%85%85%E7%94%B5%E5%8F%91%E5%B0%84%E6%A8%A1%E5%9D%97?rev=1762527414&do=diff 7. 无线充电发射模块 模块描述 无线充电发射模块基于电磁感应原理，通过高频交变磁场向接收端传输能量。采用专用无线充电发射芯片（如XKT-412、MT5808）和谐振电容，工作频率通常为100-200kHz，符合Qi标准。发射线圈产生的磁场被接收线圈耦合，实现非接触式能量传输。适用于电赛中的无线充电类题目、移动机器人自动充电、便携设备充电等应用，是无线电能传输的核心技术。… text/html 2025-11-07T22:57:46+08:00 https://wiki.stepfpga.com/%E6%97%A0%E7%BA%BF%E5%85%85%E7%94%B5%E6%8E%A5%E6%94%B6%E6%A8%A1%E5%9D%97?rev=1762527466&do=diff 8. 无线充电接收模块 模块描述 无线充电接收模块与发射模块配对使用，通过接收线圈感应磁场产生交流电压，经整流稳压后为负载供电或给电池充电。采用专用接收芯片（如XKT-335、BQ51013A），集成整流、稳压、充电管理等功能，符合Qi标准。接收端可通过负载调制向发射端反馈状态信息。适用于移动设备、小车、机器人等需要无线充电的场合，与发射模块组成完整的无线充电系统。… text/html 2019-06-10T22:41:01+08:00 https://wiki.stepfpga.com/%E6%97%A0%E7%BA%BF%E7%94%B5%E9%A2%91%E7%8E%87?rev=1560177661&do=diff 无线电频率 射频频谱 IEEE频段 EU, NATO, US ECM text/html 2016-06-15T15:18:49+08:00 https://wiki.stepfpga.com/%E6%97%A0%E7%BA%BF%E8%B7%AF%E7%94%B1%E5%99%A8?rev=1465975129&do=diff A wireless router is a device that performs the functions of a router and also includes the functions of a wireless access point. It is used to provide access to the Internet or a private computer network. It can function in a wired LAN (local area network), in a wireless-only text/html 2017-03-26T18:53:39+08:00 https://wiki.stepfpga.com/%E6%97%B6%E9%92%9F?rev=1490525619&do=diff 晶体和晶振 多数FPGA需要稳定的时钟信号，这些时钟信号一般来自“晶体”或“晶振”. See Ecliptek, SaRonix and Vite as examples of quartz crystals and oscillators manufacturers. Crystals contain a resonator (Quartz) but no electronic and do not oscillate by themselves. Oscillators contain both the resonator and the electronic (amplifier) required to maintain the oscillations. text/html 2018-10-23T16:00:58+08:00 https://wiki.stepfpga.com/%E6%99%BA%E8%83%BD%E6%8E%A5%E8%BF%91%E7%B3%BB%E7%BB%9F%E8%AE%BE%E8%AE%A1?rev=1540281658&do=diff =====智能接近系统设计===== 实验任务 * 任务：智能手机通话，手机靠近耳朵后关闭屏显，基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成智能接近系统设计并观察调试结果 * 要求：驱动底板上的接近式传感器APDS-9901获得接近数据，控制核心板上LED按能量条方式点亮 text/html 2016-06-15T14:27:57+08:00 https://wiki.stepfpga.com/%E6%99%BA%E8%83%BD%E6%89%8B%E6%9C%BA?rev=1465972077&do=diff A smartphone is a mobile phone with an advanced mobile operating system which combines features of a personal computer operating system with other features useful for mobile or handheld use. Smartphones, which are usually pocket-sized, typically combine the features of a cell phone, such as the ability to receive and make phone calls, with those of other popular digital mobile devices. Other features typically include a personal digital assistant (PDA) for making appointments in a calendar, medi… text/html 2016-06-15T15:43:07+08:00 https://wiki.stepfpga.com/%E6%99%BA%E8%83%BD%E6%89%8B%E7%8E%AF?rev=1465976587&do=diff An activity tracker is a device or application for monitoring and tracking fitness-related metrics such as distance walked or run, calorie consumption, and in some cases heartbeat and quality of sleep. The term is now primarily used for dedicated electronic monitoring devices that are synced, in many cases wirelessly, to a computer or smartphone for long-term data tracking, an example of wearable technology. There are also independent smartphone apps and Facebook apps. text/html 2019-06-04T15:03:22+08:00 https://wiki.stepfpga.com/%E6%A0%87%E5%87%86%E6%8F%92%E5%BA%A7%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559631802&do=diff 标准插座引脚定义 标准插座 6芯 RJ11, RJ14, RJ25 插头(Plug) RJ-48 (T1和ISDN) 8针 RJ48插头(Plug) RJ61 (USOC) 8针 RJ61插头(Plug) text/html 2019-06-04T13:07:38+08:00 https://wiki.stepfpga.com/%E6%A0%87%E5%87%86%E7%94%B5%E5%AE%B9%E8%A1%A8?rev=1559624858&do=diff 标准电容表 通用电容工作电压(DC) EIA Class 2标记代码 text/html 2019-06-04T13:05:53+08:00 https://wiki.stepfpga.com/%E6%A0%87%E5%87%86%E7%94%B5%E9%98%BB%E8%A1%A8?rev=1559624753&do=diff 标准电阻表 ---------- [###] [###] [###] [###] [###] 计算标准值的公式 Val=d*10的(i/N)次方 其中d=码乘数(1,10,100,1000,etc) i=0...(N-1) N = 序列(12,24,48,96,192) text/html 2018-09-11T09:00:27+08:00 https://wiki.stepfpga.com/%E6%A0%87%E8%AF%86%E7%AC%A6?rev=1536627627&do=diff 标识符 （identifier） 标识符就是模块、端口、任务、函数、变量、线网、参数、实例等的名字。 定义标识符要花一些心思，要含义清晰、简洁明了。 text/html 2016-06-24T15:39:31+08:00 https://wiki.stepfpga.com/%E6%A0%91%E8%8E%93%E6%B4%BE?rev=1466753971&do=diff Basys 3 Resource Center Welcome to the resource center for the Basys 3! Here you will find all the reference materials that Digilent has created for this board, as well as links to any external content we have tracked down. If you are interested in purchasing the Basys 3, visit the product page on our main website: text/html 2018-09-04T14:31:13+08:00 https://wiki.stepfpga.com/%E6%A0%B8%E5%BF%83%E6%9D%BF_altera_max08m02?rev=1536042673&do=diff --- //[[zhijun@stepfpga.com|Zhijun Wu]] 2017/01/12 13:40//======STEP-MAX10====== STEP-MAX10是小脚丫平台基于Altera公司芯片开发的FPGA开发板。核心FPGA芯片采用了Altera公司MAX10系列下的10M08SCM153/10M02SCM153。小脚丫STEP MAX10开发板的尺寸同样也采用了DIP40封装，小巧携带方便。板载资源也是十分丰富，包含4路轻触按键，4路拨码开关，8路用户LED，2路RGB_LED三色灯，此外，板卡集成了下载器，一根MicroUSB数据线即可完成开发板的供电与下载。MAX10芯片的资源更丰富，是想学习Altera FPGA开发的最好入门工具。… text/html 2018-09-04T14:31:28+08:00 https://wiki.stepfpga.com/%E6%A0%B8%E5%BF%83%E6%9D%BF_altera_max08m08?rev=1536042688&do=diff --- //[[zhijun@stepfpga.com|Zhijun Wu]] 2017/01/12 13:40//======STEP-MAX10====== STEP-MAX10是小脚丫平台基于Altera公司芯片开发的FPGA开发板。核心FPGA芯片采用了Altera公司MAX10系列下的10M08SCM153/10M02SCM153。小脚丫STEP MAX10开发板的尺寸同样也采用了DIP40封装，小巧携带方便。板载资源也是十分丰富，包含4路轻触按键，4路拨码开关，8路用户LED，2路RGB_LED三色灯，此外，板卡集成了下载器，一根MicroUSB数据线即可完成开发板的供电与下载。MAX10芯片的资源更丰富，是想学习Altera FPGA开发的最好入门工具。… text/html 2018-09-04T14:29:38+08:00 https://wiki.stepfpga.com/%E6%A0%B8%E5%BF%83%E6%9D%BF_lattice_xo2?rev=1536042578&do=diff STEP-MXO2第二代 概览 STEP-MXO2第二代是小脚丫团队推出的最新一款FPGA开发板，选用了Lattice公司的MXO2系列更大容量的4000HC产品，逻辑资源较一代产品提升了近4倍。同时，在板卡的背面集成了编程器，你只需要一根 text/html 2018-08-28T17:00:39+08:00 https://wiki.stepfpga.com/%E6%A8%A1%E5%9D%97%E4%BE%8B%E5%8C%96?rev=1535446839&do=diff 模块 Verilog使用模块（module）的概念来代表一个基本的功能块。一个模块可以是一个元件，也可以是低层次模块的组合。常用的设计方法是使用元件构建在设计中多个地方使用的功能块，以便进行代码重用。模块通过接口（输入和输出）被高层的模块调用，但隐藏了内部的实现细节。这样就使得设计者可以方便地对某个模块进行修改，而不影响设计的其他部分。 text/html 2026-01-18T20:37:01+08:00 https://wiki.stepfpga.com/%E6%A8%A1%E7%B3%8A%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1768739821&do=diff 模糊控制模块（“规则库”控制） 模块描述 适合强非线性、难建模、或者“调 PID 太痛苦”的系统：靠规则经验把控制做得更顺滑。 原理 * 把误差/误差变化率映射到语言变量（大/中/小…），通过规则表推理得到输出，再解模糊。 text/html 2026-01-18T19:50:24+08:00 https://wiki.stepfpga.com/%E6%AD%A5%E8%BF%9B%E7%94%B5%E6%9C%BA%E9%A9%B1%E5%8A%A8%E6%A8%A1%E5%9D%97?rev=1768737024&do=diff 步进电机驱动模块（Stepper Driver） 模块描述 用于精密定位、扫描机构、丝杆滑台等：STEP/DIR 控制，支持细分与限流。 原理 斩波恒流控制：通过检测绕组电流并快速 PWM 斩波维持设定电流；微步细分用正弦/近似正弦电流表实现更平滑运动。 text/html 2021-01-06T23:04:18+08:00 https://wiki.stepfpga.com/%E6%AF%94%E8%B5%9B%E8%AE%A1%E5%88%86%E7%B3%BB%E7%BB%9F%E8%AE%BE%E8%AE%A1?rev=1609945458&do=diff 比赛计分系统设计 实验任务 * 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成比赛计分系统设计并观察调试结果 * 要求：按动核心板独立按键，驱动底板上8位数码管为比赛双方在0~999内计分。 text/html 2026-01-18T10:16:58+08:00 https://wiki.stepfpga.com/%E6%B0%94%E4%BD%93%E4%BC%A0%E6%84%9F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768702618&do=diff 气体/烟雾传感器模块（气体浓度/空气质量） * 模块描述：检测可燃气体、烟雾、酒精等（偏演示/趋势监测）。 * 原理：半导体气敏（加热丝+敏感层电阻变化）→ 分压输出；预热与温湿度影响大。 text/html 2026-01-18T10:06:28+08:00 https://wiki.stepfpga.com/%E6%B0%94%E5%8E%8B%E9%AB%98%E5%BA%A6%E4%BC%A0%E6%84%9F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768701988&do=diff 气压/高度传感器模块（气压/海拔） * 模块描述：测大气压强与相对高度变化；也常用于风扇/气流系统的压差趋势判断。 * 原理：MEMS 压阻/电容膜片 + 数字补偿。 * 接口：I²C / SPI。 * 板上设置 text/html 2019-08-09T15:32:17+08:00 https://wiki.stepfpga.com/%E6%B3%A2%E5%BD%A2%E4%BF%A1%E5%8F%B7%E5%8F%91%E7%94%9F%E5%99%A8%E8%AE%BE%E8%AE%A1?rev=1565335937&do=diff 波形信号发生器设计 ---------- 实验任务 * 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成波形信号发生器设计并观察调试结果 * 要求：通过底板上的旋转编码器控制串行DAC芯片DAC081S101基于 text/html 2019-03-25T21:36:11+08:00 https://wiki.stepfpga.com/%E6%B5%8B%E8%AF%95%E6%B5%8B%E9%87%8F%E4%BB%AA%E5%99%A8?rev=1553520971&do=diff 测试测量仪器主要类别 * 万用表 * 信号发生器 * 示波器 * 频谱仪 * 逻辑分析仪 主要厂商 * Tektronix － 泰克科技 * National Instruments － 美国国家仪器 * Rigol - 北京普源精电 * KeySight - 是德科技 text/html 2025-08-31T23:47:59+08:00 https://wiki.stepfpga.com/%E6%B5%8B%E8%AF%95?rev=1756655279&do=diff 新编模拟电路实验及应用（ADI 专项版） "赞助单位：Analog Devices, Inc.（ADI）｜配套工具：ADALM2000 多功能口袋仪器、LTspice 仿真｜版本：V1.0（适配 B5 规格排版与印刷）" --- 前言（给读者、教师与竞赛选手） [[[[[[[[_[[[______[________[________[___________[[_[ text/html 2021-09-13T01:39:27+08:00 https://wiki.stepfpga.com/%E6%B5%81%E6%B0%B4%E7%81%AF?rev=1631468367&do=diff 流水灯 ====硬件平台==== * STEP-MXO2第一代 * STEP-Baseboard ====设计要求==== * 掌握任意数分频计数功能的设计 * 掌握时序逻辑的设计 * 掌握case的基本语法 * 基于小脚丫STEP FPGA Base Board开发平台LED实现流水灯的功能，总计8个LED灯，循环、轮流点亮，每个LED点亮时间为1秒 text/html 2026-01-18T10:03:35+08:00 https://wiki.stepfpga.com/%E6%B8%A9%E5%BA%A6%E4%BC%A0%E6%84%9F%E5%99%A8%E6%8E%A5%E5%8F%A3%E6%A8%A1%E5%9D%97?rev=1768701815&do=diff 温度传感器模块（环境/物体温度） * 模块描述：测环境温度或被测物体表面温度，常用于温控、补偿、环境采集。 * 原理： * 数字温度（DS18B20/温湿度芯片内置）→ 片内 ADC+校准； * 模拟温度（LM35/NTC）→ 电压随温度变化，需要 ADC 采样与线性化。 text/html 2021-01-05T12:07:41+08:00 https://wiki.stepfpga.com/%E6%B8%A9%E5%BA%A6%E4%BC%A0%E6%84%9F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1609819661&do=diff STEP FPGA驱动温度传感器DS18B20Z 本节将和大家一起使用FPGA驱动底板上的DS18B20Z单总线温度传感器进行温度数据的采集。 硬件说明 ---------- DS18B20是我们日常设计中常用的一款温度传感器芯片，只需要一根总线就可以实现通信，非常的方便，我们的 text/html 2017-03-13T14:55:26+08:00 https://wiki.stepfpga.com/%E6%B8%A9%E5%BA%A6%E8%AE%A1?rev=1489388126&do=diff 基于小脚丫STEP MXO2的温度显示系统 一、项目简介 基于小脚丫STEP MXO2的温度显示系统的核心控制模块为小脚丫STEP MXO2开发板，采用由MicroUSB输入的5V供电，温度传感器选用的是DALLAS的经典传感器——DS18B20，一个封装和常见三极管（TO-92）相同的温度传感器，而显示模块采用LCD1602，相信读者对这两个模块一定是极为熟悉。 text/html 2026-01-18T10:05:14+08:00 https://wiki.stepfpga.com/%E6%B8%A9%E6%B9%BF%E5%BA%A6%E4%BC%A0%E6%84%9F%E5%99%A8?rev=1768701914&do=diff 湿度传感器模块（温湿度） * 模块描述：测相对湿度 RH%，常用于环境监测、密闭箱控制。 * 原理：电容式湿敏元件 + 片内测量与温度补偿（数字输出）。 * 接口：I²C（SHT30/31/35）或单总线（DHT22 类）。 text/html 2026-01-18T20:38:40+08:00 https://wiki.stepfpga.com/%E6%BB%91%E6%A8%A1%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1768739920&do=diff 滑模控制模块（强鲁棒、抗扰动） 模块描述 对参数变化、外界扰动不敏感，适合“负载老变、摩擦老变、场地老变”的场景。 原理 * 设计滑模面 (s(x)=0)，控制律把系统“打到滑模面”并沿面滑行；经典问题是抖振，需要边界层/饱和函数缓解。 text/html 2026-01-18T10:09:47+08:00 https://wiki.stepfpga.com/%E6%BC%AB%E5%8F%8D%E5%B0%84%E5%85%89%E7%94%B5%E5%BC%80%E5%85%B3%E6%A8%A1%E5%9D%97?rev=1768702187&do=diff 漫反射光电开关模块（物体存在/计数） * 模块描述：检测物体靠近、到位、计数（珠子/挡板/标志物）。 * 原理：发射光 + 接收反射光，内部放大比较输出开关量。 * 接口：数字输出（NPN/PNP 或 TTL 电平模块）。 text/html 2026-01-18T10:10:53+08:00 https://wiki.stepfpga.com/%E6%BF%80%E5%85%89%E6%B5%8B%E8%B7%9Dtof%E6%A8%A1%E5%9D%97?rev=1768702253&do=diff ToF 激光测距模块（短距高精度距离） * 模块描述：0.05–4m（看型号）高精度测距，替代/补充超声波。 * 原理：Time-of-Flight（飞行时间）测距，内部完成发射/接收/相关计算。 * 接口：I²C（VL53 系列常见）或 UART（部分激光测距模块）。 text/html 2026-01-18T20:41:54+08:00 https://wiki.stepfpga.com/%E7%8A%B6%E6%80%81%E7%A9%BA%E9%97%B4_lqr_%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1768740114&do=diff 状态空间 + LQR 控制模块（现代控制一把梭） 模块描述 适合多变量/耦合系统（倒立摆、小车姿态、双轮平衡等），比“手搓 PID”更体系化。 原理 * 建模：(x{k+1}=Axk+Bu_k)，测量 (y=Cx) * LQR：选权重矩阵 (Q,R) 求最优反馈 (u=-Kx)（强调“稳且省力”） text/html 2026-01-18T10:07:22+08:00 https://wiki.stepfpga.com/%E7%8E%AF%E5%A2%83%E5%85%89%E7%85%A7%E5%BA%A6%E4%BC%A0%E6%84%9F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768702042&do=diff 环境光/照度模块（Lux） * 模块描述：测环境光强，用于自动亮度、光源控制、曝光辅助。 * 原理：光电二极管阵列 + 积分 ADC → Lux 输出。 * 接口：I²C（BH1750/TSL2561/OPT3001）。 * 板上设置：传感器朝向；遮光罩避免侧漏光；I²C 上拉。 text/html 2016-05-26T12:16:01+08:00 https://wiki.stepfpga.com/%E7%9B%B4%E6%B5%81%E7%94%B5%E5%8E%8B%E6%B5%8B%E9%87%8F?rev=1464236161&do=diff 设计要求 系统连接如图：0-3.3V的直流电压加在串行ADC的模拟输入端，串行ADC将直流电压转换为8位的数字量，0-3.3V的直流模拟电压得到0-255的数字量；小脚丫FPGA通过内部产生的SPI时序将ADC转换的数据读取到FPGA内部的寄存器，并将串行的二进制数据转换成8位并行的数据。转换后数据的显示有三种： 通过点亮8个LED显示电压的相对强度 通过扩展板上连接的4个7位数码管以二进制的形式（0-255）或直流电压的方式（0-3.300）的方式显示 通过扩展板上连接的LCD显示屏，在LCD上显示电压值… text/html 2026-01-18T19:49:57+08:00 https://wiki.stepfpga.com/%E7%9B%B4%E6%B5%81%E7%94%B5%E6%9C%BA%E9%A9%B1%E5%8A%A8%E6%A8%A1%E5%9D%97?rev=1768736997&do=diff 直流电机驱动模块（有刷 DC Motor Driver） 模块描述 用于小车、机构运动的有刷直流电机正反转 + PWM 调速（常见为双 H 桥或单路大电流 H 桥）。 原理 H 桥由 4 个 MOSFET/双极管阵列组成，通过 IN1/IN2 或 PHASE/ENABLE 控制导通方向；PWM 控制平均电压实现调速；带续流回路抑制反电动势。 text/html 2025-09-03T18:26:23+08:00 https://wiki.stepfpga.com/%E7%9B%B8%E4%BD%8D%E6%A3%80%E6%B5%8B%E6%A8%A1%E5%9D%97?rev=1756895183&do=diff 相位检测模块技术文档 描述 本模块采用AD8302射频增益/相位检测器为核心，集成精密匹配网络和信号调理电路，实现两路射频信号间的相位差和幅度比精确测量。相位测量范围0-180°，精度±1°，频率范围0.1MHz-2.7GHz，同时输出增益差信息，具备温度补偿和校准功能，内置输入匹配和输出缓冲，适用于射频相位测量、天线相位阵列、功率分配器测试、锁相环分析等高频相位检测应用场合。… text/html 2026-01-18T10:33:49+08:00 https://wiki.stepfpga.com/%E7%9B%B8%E4%BD%8D%E6%B5%8B%E9%87%8F%E6%A8%A1%E5%9D%97?rev=1768703629&do=diff 相位差测量模块（低频数字相位计） * 模块描述：测两路正弦/方波相位差（°），以及相位随频率变化。 * 原理：两路整形 → 测时间差 Δt 与周期 T → 相位 = 360°·Δt/T；或用相位检测芯片（乘法器/鉴相器）。 text/html 2026-01-18T20:02:39+08:00 https://wiki.stepfpga.com/%E7%9C%8B%E9%97%A8%E7%8B%97%E5%AE%9A%E6%97%B6%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768737759&do=diff 看门狗 + 复位监控模块（独立硬件保命） 模块描述 * 防死机：MCU 跑飞/卡死自动复位；还能监控电源欠压复位 * 典型元器件：MAX706/MAX809/MAX810（复位监控）、独立 WDT（某些 PMIC/监控芯片带） text/html 2026-01-18T10:41:49+08:00 https://wiki.stepfpga.com/%E7%9C%9F%E6%9C%89%E6%95%88%E5%80%BC_rms_%E6%B5%8B%E9%87%8F%E6%A8%A1%E5%9D%97?rev=1768704109&do=diff 真有效值 RMS 测量模块（True RMS） * 模块描述：测交流信号 RMS（非纯正弦也尽量准），用于电压/电流有效值、噪声等。 * 原理：模拟 RMS-DC 转换器（平方-平均-开方）或高速采样后数字 RMS。 text/html 2022-06-22T14:53:26+08:00 https://wiki.stepfpga.com/%E7%9F%A9%E9%98%B5%E6%8C%89%E9%94%AE%E6%A8%A1%E5%9D%97?rev=1655880806&do=diff 基于STEP FPGA的矩阵按键驱动 本节将和大家一起使用FPGA驱动底板上的4×4矩阵键盘。 ====硬件说明==== 在键盘中按键数量较多时，为了减少I/O口的占用，通常将按键排列成矩阵形式，使用行线和列线分别连接到按键开关的两端，这样我们就可以通过4根行线和4根列线（共8个I/O口）连接16个按键，而且按键数量越多优势越明显。 text/html 2018-10-22T11:20:44+08:00 https://wiki.stepfpga.com/%E7%9F%A9%E9%98%B5%E9%94%AE%E7%9B%98%E9%94%AE%E5%85%A5%E7%B3%BB%E7%BB%9F%E8%AE%BE%E8%AE%A1?rev=1540178444&do=diff =====矩阵键盘键入系统设计===== 实验任务 * 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 设计矩阵键盘键入系统并观察调试结果 * 要求：按动矩阵键盘按键，通过核心板上的数码管显示按键的键值。 text/html 2026-01-19T00:06:03+08:00 https://wiki.stepfpga.com/%E7%9F%AD%E8%B7%9D%E6%A8%A1%E6%8B%9F%E8%A7%86%E9%A2%91%E6%97%A0%E7%BA%BF%E4%BC%A0%E8%BE%93%E9%93%BE%E8%B7%AF%E6%A8%A1%E5%9D%97?rev=1768752363&do=diff 短距模拟视频无线传输链路模块（FPV/5.8G 或 2.4G） 模块描述：面向“短距视频信号无线通信网络/图传链路”类题；关键是带宽、时延、抗干扰与网络组织方式。 原理：摄像头输出 CVBS → FM/AM 视频调制（常见为模拟 FM 图传体制）→ 射频发射；接收端 → 解调出 CVBS → 显示/采集。 text/html 2019-06-05T14:48:51+08:00 https://wiki.stepfpga.com/%E7%81%AB%E7%BA%BF%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559717331&do=diff 火线接口引脚定义 火线 (IEEE-1394) 火线插头连接器 text/html 2022-07-20T10:24:26+08:00 https://wiki.stepfpga.com/%E7%82%B9%E4%BA%AEled%E7%81%AF?rev=1658283866&do=diff 正如C程序初学者尝试的第一个程序是写一个“hello World”一样，FPGA初学者的第一个程序一般都为“心跳（heart beat）灯”，也就是通过系统的时钟进行分频，产生周期性的低频信号（高、低电平交替变化驱动LED），控制LED灯的点亮和熄灭。 text/html 2016-05-26T18:34:20+08:00 https://wiki.stepfpga.com/%E7%89%A9%E8%81%94%E7%BD%91%E7%B3%BB%E7%BB%9F?rev=1464258860&do=diff 控制器平台 树莓派 Arduino 通信方式 BLE WiFi ZigBee 传感器 地理位置 * GPS * 线性位置传感器 Linear Position Sensor * 旋转位置传感器 rotary position sensor 距离传感器 * 超声 * 有源红外 * text/html 2019-06-10T22:41:59+08:00 https://wiki.stepfpga.com/%E7%89%A9%E8%B4%A8%E7%94%B5%E9%98%BB%E7%8E%87%E8%A1%A8?rev=1560177719&do=diff 物质电阻率表 ---------- 基础解释 电阻率是用来表示各种物质电阻特性的物理量。某种物质所制成的原件（常温下20°C）的电阻与横截面积的乘积与长度的比值叫做这种物质的电阻率。 电阻率与导体的长度、横截面积等因素无关，是导体材料本身的电学性质，由导体的材料决定，且与温度、压力、磁场等外界因素有关。 text/html 2026-01-19T00:06:38+08:00 https://wiki.stepfpga.com/%E7%94%B5%E5%8A%9B%E7%BA%BF%E8%BD%BD%E6%B3%A2_plc_%E4%BC%A0%E8%BE%93%E6%A8%A1%E5%9D%97?rev=1768752398&do=diff 电力线载波 PLC 传输模块（低压线耦合通信） 模块描述：用“电源线”当信道，适合“无需额外布线”的联网/控制；难点在耦合与强干扰环境下的可靠性。 原理：FSK/OFDM（视芯片体制）→ 耦合变压器/电容把高频注入电力线 → 对端耦合取出 → 解调；需浪涌/EMI/隔离设计。 text/html 2026-01-17T17:21:38+08:00 https://wiki.stepfpga.com/%E7%94%B5%E5%8E%8B%E5%9F%BA%E5%87%86%E6%A8%A1%E5%9D%97?rev=1768641698&do=diff 精密基准电压模块（2.048V / 2.5V / 4.096V / 5V） 1. 模块描述 为 ADC / DAC / 比较器 提供稳定参考电压，直接决定系统 绝对精度与重复性。 ---------- 2. 工作原理 * 内部带隙基准 * 输出缓冲放大 text/html 2025-09-03T15:36:09+08:00 https://wiki.stepfpga.com/%E7%94%B5%E5%8E%8B%E8%B7%9F%E9%9A%8F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1756884969&do=diff 电压跟随器模块技术文档 描述 本模块采用超低失调电压OPA627精密运算放大器构成的高性能电压跟随器，配备精密匹配电阻网络和温度补偿电路。具有极高的输入阻抗、极低的输出阻抗和优异的线性度，能够实现高精度的电压缓冲和阻抗变换功能，广泛应用于精密测量、传感器信号调理和高阻抗信号源驱动等场合。 text/html 2026-01-17T17:29:37+08:00 https://wiki.stepfpga.com/%E7%94%B5%E5%AD%90%E4%BF%9D%E9%99%A9%E4%B8%9D%E6%A8%A1%E5%9D%97?rev=1768642177&do=diff eFuse 电子保险丝模块 1. 模块描述 比 PPTC 更高级的 可控电源保护模块，可限流、检测故障并上报状态。 ---------- 2. 工作原理 * 内部电流检测 * MOSFET 线性控制 * 硬件级过流 / 短路 / 过温保护 text/html 2016-10-15T11:06:45+08:00 https://wiki.stepfpga.com/%E7%94%B5%E5%AD%90%E7%99%BE%E7%A7%91100%E8%AE%B2?rev=1476500805&do=diff * 产业链结构 * 行业八卦 * 主要标准 * 半导体工艺流程 * 电子工程师的资源渠道 * 采购及样片申请 * 电路主要构成 * 电源管理 * 模拟链路 * 数据转换 * 数字逻辑设计 * 控制器／处理器 text/html 2026-01-18T21:07:03+08:00 https://wiki.stepfpga.com/%E7%94%B5%E5%AD%90%E7%BA%B8epaper%E6%98%BE%E7%A4%BA?rev=1768741623&do=diff 电子纸 ePaper 显示（SSD1680 等） 模块描述 “断电不丢画面、超低静态功耗”：适合需要长时间显示、强调低功耗或阳光下可读的作品。 原理 ePaper 具有双稳态特性；驱动 IC（如 SSD1680）通过 SPI 控制刷新；全刷较慢，部分刷新更快但有残影/寿命策略。某些 2.66 text/html 2019-06-04T13:08:47+08:00 https://wiki.stepfpga.com/%E7%94%B5%E5%AE%B9%E6%A0%87%E8%AE%B0%E4%BB%A3%E7%A0%81%E8%A1%A8?rev=1559624927&do=diff 电容标记代码表 text/html 2026-01-18T10:31:45+08:00 https://wiki.stepfpga.com/%E7%94%B5%E5%AE%B9%E6%B5%8B%E9%87%8F%E6%A8%A1%E5%9D%97?rev=1768703505&do=diff 电容测量模块（充放电计时/交流激励法） * 模块描述：测电容（pF~mF），用于“电容表/时间常数测量/动态补偿”等。 * 原理：恒流充电测 ΔV/Δt；或用方波/正弦激励测相位/幅度得到容抗；小电容需护环与低漏电。 text/html 2026-01-18T10:32:39+08:00 https://wiki.stepfpga.com/%E7%94%B5%E6%84%9F%E6%B5%8B%E9%87%8F%E6%A8%A1%E5%9D%97?rev=1768703559&do=diff 电感测量模块（谐振频率/交流激励法） * 模块描述：测电感（µH~H），常与电容一起组成 LCR 子系统。 * 原理：LC 谐振测频率；或交流激励测电压电流相位得到感抗。 * 接口：L 端子；频率计输入/ADC 输入。 text/html 2016-06-06T16:42:54+08:00 https://wiki.stepfpga.com/%E7%94%B5%E6%84%9F?rev=1465202574&do=diff An inductor, also called a coil or reactor, is a passive two-terminal electrical component which resists changes in electric current passing through it. It consists of a conductor such as a wire, usually wound into a coil. Energy is stored in a magnetic field in the coil as long as current flows. When the current flowing through an inductor changes, the time-varying magnetic field induces a voltage in the conductor, according to Faraday’s law of electromagnetic induction. According to Lenz's law… text/html 2025-11-07T22:54:59+08:00 https://wiki.stepfpga.com/%E7%94%B5%E6%B1%A0%E7%AE%A1%E7%90%86%E6%A8%A1%E5%9D%97?rev=1762527299&do=diff 6. 锂电池充放电管理模块 模块描述 锂电池充放电管理模块集成了完整的锂电池充电、放电保护和电量管理功能。采用专用充电管理芯片（如TP4056、BQ24072）和保护芯片（如DW01、BQ29700），实现恒流恒压充电、过充过放保护、过流保护等功能。可显示电量状态，支持USB充电和负载供电。广泛应用于便携式电赛作品、移动机器人、无线传感器等需要电池供电的场合，是电池应用的核心模块。… text/html 2019-06-04T13:18:40+08:00 https://wiki.stepfpga.com/%E7%94%B5%E6%B1%A0?rev=1559625520&do=diff 电池 硬币／钮扣锂电池 锂电池在有负载的情况下为3V，无负载时为3.6V 氧化银和碱性钮扣电池 锌空气钮扣电池 放电额定电压为1.2V text/html 2026-01-18T10:15:07+08:00 https://wiki.stepfpga.com/%E7%94%B5%E6%B5%81%E5%8A%9F%E7%8E%87%E6%B5%8B%E9%87%8F%E6%A8%A1%E5%9D%97?rev=1768702507&do=diff 电流/功率检测模块（电流、电压、功耗） * 模块描述：测电机/系统电流，做过流保护、能耗统计、闭环力矩估计。 * 原理： * 分流电阻 + 电流检测放大器（高边/低边）； * 或霍尔电流传感器（隔离、损耗小）。 text/html 2025-09-03T15:44:41+08:00 https://wiki.stepfpga.com/%E7%94%B5%E6%B5%81%E5%88%B0%E7%94%B5%E5%8E%8B%E8%BD%AC%E6%8D%A2%E6%A8%A1%E5%9D%97?rev=1756885481&do=diff 电流到电压转换模块技术文档 描述 本模块采用高速、低噪声OPA380跨阻放大器构成的精密电流到电压转换器，配备多档位精密反馈电阻网络和自动量程切换功能。具有极低的输入偏置电流、宽带宽和优异的线性度特性，能够精确地将微弱电流信号转换为易于处理的电压信号，广泛应用于光电检测、生物医学测量、精密电流测量和传感器信号调理等领域。 text/html 2026-01-17T17:13:14+08:00 https://wiki.stepfpga.com/%E7%94%B5%E6%B5%81%E6%BA%90%E6%A8%A1%E5%9D%97?rev=1768641194&do=diff 恒流源电源模块 1. 模块描述 提供 恒定电流输出，用于 LED、传感器桥路激励、加热丝等负载。 ---------- 2. 工作原理 * 采样电阻检测电流 * 运放调节功率管 * 构成恒流闭环 ---------- 3. 技术指标 text/html 2026-01-17T17:28:19+08:00 https://wiki.stepfpga.com/%E7%94%B5%E6%BA%90%E4%BF%9D%E6%8A%A4%E6%A8%A1%E5%9D%97?rev=1768642099&do=diff USB 电源入口保护模块 1. 模块描述 保护 USB 供电入口，防止 ESD、反接、过流、短路，是“比赛现场保命模块”。 ---------- 2. 工作原理 * TVS 吸收浪涌 * PPTC / 限流器限制过流 * MOSFET 防反接 text/html 2026-01-17T17:30:46+08:00 https://wiki.stepfpga.com/%E7%94%B5%E6%BA%90%E5%88%87%E6%8D%A2%E6%A8%A1%E5%9D%97?rev=1768642246&do=diff 理想二极管 / OR-ing 电源切换模块 1. 模块描述 用于 多电源输入自动切换（如 USB + 电池 / 适配器 + 电池），防止电源倒灌，比普通二极管压降低、效率高。 ---------- 2. 工作原理 * 理想二极管控制器检测输入电压 text/html 2016-06-08T14:27:25+08:00 https://wiki.stepfpga.com/%E7%94%B5%E6%BA%90%E7%B3%BB%E7%BB%9F%E8%AE%BE%E8%AE%A1?rev=1465367245&do=diff 1 电源实训要掌握的知识点和技能 * 需求分析: 这是项目启动后的第一步，是非产关键的，影响到后期的设计复杂度以及时间进度等等。 * 功能 － 输入电压、电流（变动范围）；输出电压、电流等，还要达到总体的功率指标，实现系统最大转换效率。 text/html 2026-01-18T23:41:08+08:00 https://wiki.stepfpga.com/%E7%94%B5%E6%BA%90%E8%B4%A8%E9%87%8F%E6%A3%80%E6%B5%8B%E6%A8%A1%E5%9D%97?rev=1768750868&do=diff 电源质量检测模块 模块描述 对供电系统的电压/电流/功率/功率因数/频率/谐波/纹波等进行测量与评估，可用于电源类作品的“自检”“闭环调参”“保护联动”。 原理 * 采样链路：电压分压/隔离采样 + 电流采样（分流电阻/霍尔/CT） text/html 2026-01-18T19:52:06+08:00 https://wiki.stepfpga.com/%E7%94%B5%E7%A3%81%E9%98%80%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1768737126&do=diff 电磁阀 / 电磁铁驱动模块（Solenoid / Valve Driver） 模块描述 驱动电磁阀、门锁电磁铁、吸盘等：典型是 12V 线圈，强调反向电压与功耗管理。 原理 低边 MOSFET 开关；关断时线圈产生反向电压，通过二极管/TVS/有源钳位吸收；可用“先高后低”PWM 保持降低发热。 text/html 2026-01-17T17:15:49+08:00 https://wiki.stepfpga.com/%E7%94%B5%E8%8D%B7%E6%B3%B5%E8%B4%9F%E7%94%B5%E5%8E%8B%E4%BA%A7%E7%94%9F%E6%A8%A1%E5%9D%97?rev=1768641349&do=diff 电荷泵负压模块（轻载） 1. 模块描述 在 小电流 场合快速获得 −3.3V / −5V。 ---------- 2. 工作原理 * 开关电容电荷泵 * 无电感、结构简单 ---------- 3. 技术指标 项目 指标 ---- text/html 2026-01-18T10:49:01+08:00 https://wiki.stepfpga.com/%E7%94%B5%E8%83%BD%E8%B4%A8%E9%87%8F%E5%88%86%E6%9E%90%E6%A8%A1%E5%9D%97?rev=1768704541&do=diff 电能质量分析模块（PQ：谐波/THD/TDD/电压波动与闪变/三相不平衡/事件记录） 模块描述 在“功率分析（P/Q/S/PF）”基础上进一步做电能质量：电压偏差、频率偏差、谐波谱、THD、TDD（三相还包括不平衡度）、电压波动/闪变、暂降/暂升/中断事件与时间戳记录。 text/html 2017-08-29T09:53:54+08:00 https://wiki.stepfpga.com/%E7%94%B5%E8%B5%9B%E4%B8%B4%E6%97%B6%E9%A1%B5%E9%9D%A2?rev=1503971634&do=diff FPGA在全国大学生电子设计大赛中的应用参考 每两年一度、每届有上万个团队参加的全国高校最大的赛事“全国大学生电子设计竞赛”今年正如火如荼地准备中，在7个大的竞赛类别中除了“电源”、“放大器”、“高频无线电”三个类别之外，其它4个大类的题目都可以用到 text/html 2017-07-21T18:22:54+08:00 https://wiki.stepfpga.com/%E7%94%B5%E8%B5%9B%E4%B8%B4%E6%97%B6%E9%A1%B5%E9%9D%A22?rev=1500632574&do=diff 其他参考方案资料汇总 一、信号源类 * [[http://www.ni.com/example/31066/en/|基于 Labview 和 FPGA 的 DDS 波形发生器参考设计]] * [[https://wenku.baidu.com/view/469b9b5f3b3567ec102d8ad0.html|使用信号源的设计和制作]] * [[http://www.xueshu.com/szjsyyy/201109/9350434.html|基于 FPGA 的电压控制LC振荡器]] * [[http://www.wenkuxiazai.com/doc/99d67e89d0d233d4b14e6941.html | 基于 FPGA 的数控振荡器的设计]] text/html 2026-02-09T14:02:29+08:00 https://wiki.stepfpga.com/%E7%94%B5%E8%B5%9B%E6%A8%A1%E5%9D%97?rev=1770616949&do=diff 1 微控制器(10个) * STM32G031最小系统模块 * 功能描述: ARM Cortex-M0+核心，48MHz主频，适合大多数控制应用 * 推荐元器件: STM32G031G8U6, AMS1117-3.3V, 12MHz晶振, 32.768KHz晶振 * 应用场景: 基础控制类题目 * STM32F407核心模块 * 功能描述: ARM Cortex-M4核心，168MHz主频，带FPU和DSP指令 text/html 2019-06-04T13:09:27+08:00 https://wiki.stepfpga.com/%E7%94%B5%E8%B7%AF%E5%8E%9F%E7%90%86%E5%9B%BE%E7%AC%A6%E5%8F%B7?rev=1559624967&do=diff 电路原理图符号表 text/html 2026-01-18T10:31:21+08:00 https://wiki.stepfpga.com/%E7%94%B5%E9%98%BB%E6%B5%8B%E9%87%8F%E6%A8%A1%E5%9D%97?rev=1768703481&do=diff 电阻测量模块（2 线/4 线，恒流源法） * 模块描述：实现“欧姆表/导通测试/小电阻测量（mΩ~Ω）/大电阻测量（MΩ）”。 * 原理：恒流源激励（或分压法）→ 测压 → 计算；小电阻用四线 Kelvin 消除引线电阻。 text/html 2017-04-15T13:47:08+08:00 https://wiki.stepfpga.com/%E7%A0%81%E5%88%B6?rev=1492235228&do=diff 码制 1.数字系统 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。人类已经进入到了数字时代，数字系统在我们日常生活中愈发重要，并广泛应用于通信、商贸、交通控制、航空航天、医疗、天气检测、互联网等等重要领域。人们从而拥有了数字电话、数字电视、数字通用光盘、数字相机等等数字化设备。数字系统的一个特性是其通用性，它可以执行一系列的指令，对给定程序进行操作和处理；它的另一特性是具备描述和处理离散信息的能力… text/html 2016-06-15T15:44:03+08:00 https://wiki.stepfpga.com/%E7%A1%AC%E4%BB%B6%E7%B3%BB%E7%BB%9F%E4%B8%A4%E6%9C%88%E7%BB%BC%E5%90%88%E5%AE%9E%E6%88%98%E5%9F%B9%E8%AE%AD?rev=1465976643&do=diff 第1周 － 电源／PCB设计 时间 形式 内容 负责人 周一 上午 开学典礼 ECBC训练项目介绍 － 基础理论＋项目实战＋项目展示＋英文资料或原版教材阅读 text/html 2021-09-15T14:54:12+08:00 https://wiki.stepfpga.com/%E7%A1%AC%E7%A6%BE%E5%AE%9E%E6%88%98%E8%90%A5verilog%E4%BB%A3%E7%A0%81%E8%A7%84%E8%8C%83?rev=1631688852&do=diff stepfpga_code_spec 1.RTL CODE 规范 ---------- 1.1标准的文件头 ---------- 在每一个版块的开头一定要使用统一的文件头，其中包括作者名，模块名，创建日期，概要，更改记录，版权等必要信息。 统一使用以下的文件头：其中*为必需的项目 text/html 2026-01-18T10:13:52+08:00 https://wiki.stepfpga.com/%E7%A3%81%E5%8A%9B%E8%AE%A1%E4%BC%A0%E6%84%9F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768702432&do=diff 三轴磁力计模块（电子罗盘/航向） * 模块描述：航向角、磁场检测；导航与姿态融合（Yaw 稳定）。 * 原理：霍尔/磁阻阵列测地磁矢量。 * 接口：I²C（常见）。 * 板上设置：远离磁铁/电机/大电流；板上预留“硬铁/软铁”标定动作空间（转圈）。 text/html 2026-01-18T10:34:44+08:00 https://wiki.stepfpga.com/%E7%A4%BA%E6%B3%A2%E5%99%A8%E5%89%8D%E7%AB%AF%E6%A8%A1%E5%9D%97?rev=1768703684&do=diff 数字存储示波器前端模块（DSO Front-End） * 模块描述：把波形“可靠采样 + 触发 + 缓存”，用于简易示波/波形捕获/调试。 * 原理：衰减/放大 + 偏置（单电源 ADC）→ 抗混叠 → 高速 ADC → RAM → 触发逻辑（阈值/边沿/脉宽）。 text/html 2019-03-10T18:28:13+08:00 https://wiki.stepfpga.com/%E7%A4%BA%E6%B3%A2%E5%99%A8?rev=1552213693&do=diff 关于示波器 示波器，英文叫oscilloscope, 以前也称为oscillograph, 正式名字叫scope, CRO (阴极摄像管示波器), 或DSO (现在的数字示波器), 是电子测量仪器的一种，它能够观察固定变化的信号电压, 并将一个或多个信号的幅度以时间函数的方式进行二维显示，其它的信号比如声音或震动等可以转换成电压信号进行转换并显示。 text/html 2026-01-18T10:15:34+08:00 https://wiki.stepfpga.com/%E7%A7%B0%E9%87%8D%E4%BC%A0%E6%84%9F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768702534&do=diff 称重/力传感器模块（应变片+ADC） * 模块描述：重量/压力/拉力测量；投放计量、力控机构。 * 原理：应变片惠斯登电桥 → 微小差分电压 → 仪表放大/高分辨率 ADC（HX711）。 * 接口：两线时钟+数据（HX711 类）或 SPI ADC。 text/html 2018-09-11T13:09:29+08:00 https://wiki.stepfpga.com/%E7%A7%BB%E5%8A%A8%E4%BD%8D%E8%BF%90%E7%AE%97%E7%AC%A6?rev=1536642569&do=diff 移动位运算符 在 Verilog 中有两种移位运算符：左移位运算符和右移位运算符，这两种移位运算符都用 0来填补移出的空位。如下。 例子:<<操作。 //In this example, the reg result is assigned the binary value 0100, // which is 0001 shifted to the left two positions and zero-filled. module shift; reg [3:0] start, result; initial begin start = 1; result = (start << 2); end endmodule text/html 2026-01-19T21:03:31+08:00 https://wiki.stepfpga.com/%E7%AA%84%E5%B8%A6fm%E8%AF%AD%E9%9F%B3%E6%97%A0%E7%BA%BF%E6%94%B6%E5%8F%91%E6%A8%A1%E5%9D%97?rev=1768827811&do=diff 窄带FM语音无线收发模块（VHF/低 IF） 模块描述： 实现一路/双路语音的短距无线传输；重点在载波频率准确度、频偏、失真、距离与抗干扰。 原理： 语音预加重/限幅 → VCO/PLL 产生载波 → FM 调制（频偏）→ 功放/匹配/天线；接收端 RF 前端 → 混频/IF → FM 解调（鉴频/PLL）→ 去加重/功放。 text/html 2019-06-04T13:11:51+08:00 https://wiki.stepfpga.com/%E7%AC%A6%E5%8F%B7%E5%92%8C%E7%AE%80%E5%86%99%E8%A1%A8?rev=1559625111&do=diff 符号和简写表 text/html 2021-01-06T23:03:45+08:00 https://wiki.stepfpga.com/%E7%AE%80%E6%98%93%E7%94%B5%E5%8E%8B%E8%A1%A8%E8%AE%BE%E8%AE%A1?rev=1609945425&do=diff 简易电压表设计 实验任务 * 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成简易电压表设计并观察调试结果 * 要求：通过底板上的串行模数转换器ADC芯片测量可调电位计输出电压，并将电压信息显示在核心板的数码管上。 text/html 2019-05-19T12:04:54+08:00 https://wiki.stepfpga.com/%E7%AE%80%E6%98%93%E7%94%B5%E5%AD%90%E7%90%B4%E8%AE%BE%E8%AE%A1?rev=1558238694&do=diff 简易电子琴设计 ---------- 实验任务 * 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成简易电子琴设计并观察调试结果 * 要求：按动矩阵键盘，驱动底板无源蜂鸣器发出产生不同音调，弹奏一首《小星星》。 text/html 2018-09-11T09:26:37+08:00 https://wiki.stepfpga.com/%E7%AE%97%E6%9C%AF%E8%BF%90%E7%AE%97%E7%AC%A6?rev=1536629197&do=diff 算术运算符 首先我们介绍的是算术运算符，所谓算术逻辑运算符就是我们常说的加、减、乘、除等，这类运算符的抽象层级较高，从数字逻辑电路实现上来看，它们都是基于与、或、非等基础门逻辑组合实现的，如下。 text/html 2017-03-14T10:36:00+08:00 https://wiki.stepfpga.com/%E7%AF%AE%E7%90%8324%E7%A7%92%E8%AE%A1%E6%97%B6%E5%99%A8?rev=1489458960&do=diff 篮球24秒计时器 篮球是我们经常接触到的项目，那么如何去利用FPGA去完成篮球比赛中常用的24秒计时器呢？ 一、项目简介 在篮球比赛中，规定了球员的持球时间不能超过24秒，否则就会被判定为犯规。本课程设计的“篮球竞赛24秒计时器”可用于篮球比赛中，用于对球员持球时间24秒限制。一旦球员的持球时间超过了24秒，它就自动报警从而判定此球员的犯规。 text/html 2026-01-18T10:28:50+08:00 https://wiki.stepfpga.com/%E7%B2%BE%E5%AF%86%E7%94%B5%E5%8E%8B%E6%B5%8B%E9%87%8F?rev=1768703330&do=diff 精密电压测量前端（DVM/高阻分压 + ADC） * 模块描述：把 0~(几伏到上百伏) 的电压，稳定、线性、可校准地喂给 MCU/ADC，用于“电压表/电源测量/校准”。 * 原理：高阻分压（必要时缓冲/低漂运放）→ 抗混叠 RC → 高分辨率 ADC；用基准源 + 两点/多点校准消除增益/零点误差。 text/html 2026-01-18T10:29:42+08:00 https://wiki.stepfpga.com/%E7%B2%BE%E5%AF%86%E7%94%B5%E6%B5%81%E6%B5%8B%E9%87%8F%E6%A8%A1%E5%9D%97?rev=1768703382&do=diff 精密电流测量前端（Shunt/高边电流检测） * 模块描述：把电流（µA~A 级）转换为可测电压，支持高边/低边、双向电流、功耗计算。 * 原理：分流电阻（Kelvin 四线）→ 电流检测放大器/仪放 → ADC；或直接用集成电流/功率监测芯片。 text/html 2026-01-19T00:05:07+08:00 https://wiki.stepfpga.com/%E7%BA%A2%E5%A4%96%E6%95%B0%E6%8D%AE%E9%80%9A%E4%BF%A1%E6%A8%A1%E5%9D%97?rev=1768752307&do=diff 红外数据通信模块（IrDA/38k 调制遥控体制） 模块描述：低成本、抗可见光干扰能力强（38k 载波），适合短距点对点、对射/反射链路。 原理：基带 → 38kHz 载波 OOK 调制 → 红外发射管；接收端用带 AGC 的红外接收头（解调输出数字脉冲）→ 解码。 text/html 2026-01-17T17:00:46+08:00 https://wiki.stepfpga.com/%E7%BA%BF%E6%80%A7%E7%A8%B3%E5%8E%8B%E7%94%B5%E6%BA%90%E6%A8%A1%E5%9D%97?rev=1768640446&do=diff 5V → 3.3V 低噪声 LDO 电源模块 1. 模块描述 为 ADC、DAC、精密运放、基准源、射频模块 提供低噪声、低纹波的 3.3V 电源，是电赛中决定测量精度上限的关键模块。 ---------- 2. 工作原理 * 采用 text/html 2016-06-02T13:49:19+08:00 https://wiki.stepfpga.com/%E7%BA%BF%E6%80%A7%E7%A8%B3%E5%8E%8B?rev=1464846559&do=diff In electronics, a linear regulator is a system used to maintain a steady voltage. The resistance of the regulator varies in accordance with the load resulting in a constant output voltage. The regulating device is made to act like a variable resistor, continuously adjusting a voltage divider network to maintain a constant output voltage, and continually dissipating the difference between the input and regulated voltages as waste heat. By contrast, a switching regulator uses an active device that… text/html 2018-09-11T09:02:13+08:00 https://wiki.stepfpga.com/%E7%BA%BF%E7%BD%91?rev=1536627733&do=diff 线网（net）用于表示结构体（如逻辑门）之间的连接。除了trireg之外，所有其他的线网类型都不能保存值，线网的值时由driver决定的，例如由连续赋值驱动或由逻辑门驱动。如果driver没有驱动线网，那么线网的值是z，但是tri0、tri1、trireg除外，tri0将是0，tri1将是1，而trireg将保持之前driver驱动的值。 text/html 2026-01-18T10:49:27+08:00 https://wiki.stepfpga.com/%E7%BB%9D%E7%BC%98%E7%94%B5%E9%98%BB%E6%B5%8B%E8%AF%95%E6%A8%A1%E5%9D%97?rev=1768704567&do=diff 绝缘电阻测试模块（兆欧表：500V/1000V/2.5kV 选配） 模块描述 输出高压直流（常见 500V/1000V/2500V），测绝缘材料/设备对地绝缘电阻（MΩ–GΩ），支持定时读数（如 1min、10min）与吸收比/极化指数（进阶）。 text/html 2026-01-18T19:51:42+08:00 https://wiki.stepfpga.com/%E7%BB%A7%E7%94%B5%E5%99%A8%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1768737102&do=diff 继电器/接触器驱动模块（Relay / Contactor Driver） 模块描述 用于控制大功率负载、电源切换、AC/DC 负载通断（灯、泵、加热器、电磁铁等）。 原理 MCU 低压控制三极管/MOSFET 驱动继电器线圈；线圈并联续流二极管；需要隔离时加光耦。 text/html 2026-01-18T10:38:46+08:00 https://wiki.stepfpga.com/%E7%BD%91%E7%BB%9C%E5%88%86%E6%9E%90%E4%BB%AA%E6%A8%A1%E5%9D%97?rev=1768703926&do=diff 频率响应/“简易网络分析”模块（Bode：增益/相位 vs 频率） * 模块描述：测系统/滤波器/放大器的幅频/相频特性（电赛里很常见：频响测试仪/滤波器测量）。 * 原理：DDS 扫频激励 → 被测网络 → 同步采样输入/输出 → 计算增益与相位（可用锁相/相关法提高抗噪）。 text/html 2019-06-06T19:28:06+08:00 https://wiki.stepfpga.com/%E8%8B%B9%E6%9E%9C30%E9%92%88%E8%BF%9E%E6%8E%A5%E5%A4%B4%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559820486&do=diff 苹果30针连接头引脚定义 苹果30针连接器 苹果30针iPod/iPhone连接器 灰背景色的信号在一些基座上也许不存在 * 在iPod照相机连接器上提升以提供+5V直流电压。 * 阻抗标明了外设的类型: text/html 2022-01-26T21:07:13+08:00 https://wiki.stepfpga.com/%E8%9C%82%E9%B8%A3%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1643202433&do=diff STEP FPGA驱动无源蜂鸣器模块 本节将和大家一起使用FPGA驱动底板上的无源蜂鸣器模块实现不同音节的输出。 硬件说明 ---------- 蜂鸣器的分类： 按其结构主要分为压电式蜂鸣器和电磁式蜂鸣器两种类型： text/html 2026-01-18T19:53:31+08:00 https://wiki.stepfpga.com/%E8%9C%82%E9%B8%A3%E5%99%A8%E9%A9%B1%E5%8A%A8%E6%A8%A1%E5%9D%97?rev=1768737211&do=diff 蜂鸣器/扬声器驱动模块（Buzzer / Speaker Driver） 模块描述 用于提示音、报警、语音播报（配合音频模块）：有源蜂鸣器（直流驱动）/无源蜂鸣器（PWM 产生音调）/小喇叭（需要功放）。 原理 text/html 2026-01-18T20:02:00+08:00 https://wiki.stepfpga.com/%E8%84%89%E5%86%B2%E5%8F%91%E7%94%9F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768737720&do=diff 单次脉冲/延时触发模块（单稳态 One-shot / 延时开关） 模块描述 * 产生固定宽度脉冲、上电延时、去抖延时 * 典型元器件：NE555（单稳/多谐）、74HC123（双单稳）、施密特触发器 74HC14 原理 text/html 2025-09-03T16:13:22+08:00 https://wiki.stepfpga.com/%E8%87%AA%E5%8A%A8%E5%A2%9E%E7%9B%8A%E6%8E%A7%E5%88%B6agc%E6%A8%A1%E5%9D%97?rev=1756887202&do=diff 自动增益控制AGC模块技术文档 描述 本模块采用高性能可变增益放大器AD8367构成的自动增益控制系统，集成精密检波电路和智能控制电路。具有宽动态范围、快速响应和高线性度特性，能够自动调节放大器增益以保持输出信号恒定，有效处理大动态范围的输入信号。广泛应用于通信接收机、雷达系统、测试仪器和音频处理等需要自动增益调节的场合。 text/html 2018-09-19T16:18:45+08:00 https://wiki.stepfpga.com/%E8%87%AA%E5%B7%B1%E8%AE%BE%E8%AE%A1%E4%B8%80%E6%AC%BEcpu?rev=1537345125&do=diff 一个简单CPU的设计 我们以姜咏江老师的书《自己设计制作CPU与单片机》中一个简单CPU为例子，说明CPU的工作原理和设计过程。 该CPU的程序在设计之初是固定的，并没有设计外部程序输入接口，所以这是一个专用CPU。 text/html 2026-01-18T20:37:35+08:00 https://wiki.stepfpga.com/%E8%87%AA%E9%80%82%E5%BA%94%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1768739855&do=diff 自适应控制模块（在线整定/MRAC） 模块描述 对象参数变化大（电池电压下跌、温度漂移、负载变化），让控制器参数“自己学会调”。 原理 * 典型：MRAC / 增益调度 / 在线辨识 + 参数更新 text/html 2025-11-08T00:18:19+08:00 https://wiki.stepfpga.com/%E8%87%AA%E9%80%82%E5%BA%94%E6%BB%A4%E6%B3%A2%E5%99%A8?rev=1762532299&do=diff 7. 自适应滤波器模块 模块描述 自适应滤波器能根据输入信号特性自动调整滤波参数,实现最优滤波效果。典型应用包括噪声消除、回声抵消、信道均衡、干扰抑制等。基本原理是使用自适应算法(如LMS、RLS)不断更新滤波器系数,最小化误差信号。硬件实现通常采用DSP或FPGA,也可用模拟自适应电路。在电赛中用于智能降噪、自适应信号处理、通信系统、复杂环境应用等题目。 text/html 2026-01-18T19:50:52+08:00 https://wiki.stepfpga.com/%E8%88%B5%E6%9C%BA%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1768737052&do=diff 舵机驱动模块（Servo PWM Driver） 模块描述 控制 9g/20kg 舵机、云台、机械臂关节：标准 50Hz PWM（或更高刷新率的数字舵机）。 原理 PWM 脉宽编码：一般 1.0–2.0ms 对应角度范围；舵机内部闭环（电机+电位器/磁编码器）实现位置控制。 text/html 2026-01-18T20:27:03+08:00 https://wiki.stepfpga.com/%E8%93%9D%E7%89%99%E9%80%9A%E4%BF%A1%E6%A8%A1%E5%9D%97?rev=1768739223&do=diff BLE 低功耗蓝牙模块（nRF52832 / nRF52 系） 模块描述 适合做 手机近距离控制、低功耗数据同步、设备配对。相比 Wi-Fi，BLE 更省电、协议更轻。 原理 nRF52832 是常用 BLE SoC：Cortex-M4F，Flash/RAM 资源够跑协议栈；支持 Bluetooth 5（含 2 Mbps 模式的描述见产品简述）。( text/html 2016-06-30T09:05:19+08:00 https://wiki.stepfpga.com/%E8%A1%8C%E4%B8%9A%E5%B1%95%E4%BC%9A?rev=1467248719&do=diff 国际展会 * 消费电子展 * 世界移动大会 * CEBIT * SID 国内展会 * 上海慕尼黑电子展 * 亚洲消费电子展 * 中国电子展 text/html 2017-03-14T10:24:36+08:00 https://wiki.stepfpga.com/%E8%A1%A8%E5%86%B3%E5%99%A8?rev=1489458276&do=diff 三人表决器 一、项目介绍 相信大家对电视中的选秀节目并不陌生，我们常常能够见到一种比赛规则：当三名评委中有两名及以上同意选手晋级时，该选手才能晋级，那么如何去实现该项目呢？ text/html 2026-01-18T21:03:43+08:00 https://wiki.stepfpga.com/%E8%A7%A6%E6%91%B8%E5%B1%8F%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1768741423&do=diff 触摸输入模块（电阻触摸 XPT2046 / 电容触摸 FT6206 / 电容触摸按键 MPR121） 模块描述 把“按键”升级为触摸：更像产品；可做滑条、按钮、手势（电容屏），或更耐脏耐水（电阻屏）。 原理 text/html 2019-07-03T00:31:07+08:00 https://wiki.stepfpga.com/%E8%AE%BE%E8%AE%A1%E5%B7%A5%E5%85%B7%E5%B0%8F%E7%A8%8B%E5%BA%8F?rev=1562085067&do=diff 技术资料 * AVR ISP * 物质电阻率表 * AWG和SWG线规 * 载流量表 * 标准电阻表 * 标准电容表 * 电容标记代码表 * 电路原理图符号 * SMD封装尺寸 * 符号和简写表 * 国际单位制作词头 * ASCII表 * 布尔逻辑门 * 7400系列IC * 开关信息 * 78XX芯片 * 电池 * 分贝表 * 无线电频率 引脚定义 * USB接口引脚定义 * 串口接口引脚定义 * 并行接口引脚定义 * 以太网接口引脚定义 * 标准插座引脚定义 * SCART接口引脚定义 * DVI接口引脚定义 * HDMI接口引脚定义 * Display Port引脚定义 * VGA接口引脚定义 * S端子接口引脚定义 * VESA连接器引脚定义 * Jack接口引脚定义 * 火线接口引脚定义 * RCA接口引脚定义 * XLP及DMX接口引脚定义 * ATX电源接口引脚定义 * PC Molex(莫仕)接口引脚定义 * AT… text/html 2016-10-20T20:45:42+08:00 https://wiki.stepfpga.com/%E8%AF%84%E4%BC%B0%E5%A5%97%E4%BB%B6?rev=1476967542&do=diff * STM8A-DISCOVERY开发套件 * 评估板2 * 评估板3 * 评估板4 * 评估板5 * 评估板6 text/html 2016-06-06T11:07:58+08:00 https://wiki.stepfpga.com/%E8%AF%91%E7%A0%81%E5%99%A8?rev=1465182478&do=diff 38译码器 ====硬件平台==== * STEP-MXO2第一代 * STEP-Baseboard ====设计要求==== * 掌握38译码器的基本原理 * 掌握组合逻辑的设计 * 掌握case的基本语法 * 使用拨码开关实现译码器输入功能 * 基于小脚丫STEP FPGA Base Board开发平台拨码开关输入，LED输出实现38译码器功能 text/html 2026-01-19T21:54:46+08:00 https://wiki.stepfpga.com/%E8%B0%83%E5%88%B6%E8%A7%A3%E8%B0%83%E5%AE%9E%E9%AA%8C%E9%93%BE%E8%B7%AF%E6%A8%A1%E5%9D%97?rev=1768830886&do=diff AM/DSB/SSB（或 VSB）调制解调实验链路模块（中频/音频载波） 1. 模块描述： 面向“调幅信号处理/同步解调/滤波选择性”的题型，强调包络检波 vs 相干解调、载波恢复与带宽占用。 2. 原理： text/html 2026-01-17T17:14:40+08:00 https://wiki.stepfpga.com/%E8%B4%9F%E7%94%B5%E5%8E%8B%E4%BA%A7%E7%94%9F%E6%A8%A1%E5%9D%97?rev=1768641280&do=diff 反相 DC/DC 负电源模块（−5V / −12V） 1. 模块描述 为运放、模拟滤波、信号调理提供负电源。 ---------- 2. 工作原理 * Buck / Boost 反相拓扑 * 输出电压极性翻转 ---------- 3. 技术指标 项目 text/html 2026-01-17T17:33:39+08:00 https://wiki.stepfpga.com/%E8%B4%9F%E8%BD%BD%E5%BC%80%E5%85%B3?rev=1768642419&do=diff 负载开关电源管理模块 1. 模块描述 用于 分段供电、上电时序控制、噪声隔离、省电管理，是系统稳定性的重要保障。 ---------- 2. 工作原理 * 内部 MOSFET 作为可控开关 * 受 EN 控制 * 支持软启动 / 限流（部分型号） text/html 2026-01-18T10:11:22+08:00 https://wiki.stepfpga.com/%E8%B6%85%E5%A3%B0%E6%B3%A2%E4%BC%A0%E6%84%9F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768702282&do=diff 超声波测距模块（距离/避障） * 模块描述：便宜好用的中短距测距/避障/液位粗测。 * 原理：发射 40kHz 左右超声波，测回波飞行时间换算距离。 * 接口：TRIG/ECHO（脉冲宽度）或串口/I²C（更高级模块）。 text/html 2025-11-07T22:59:02+08:00 https://wiki.stepfpga.com/%E8%B6%85%E7%BA%A7%E7%94%B5%E5%AE%B9%E5%82%A8%E8%83%BD%E6%A8%A1%E5%9D%97?rev=1762527542&do=diff 10. 超级电容管理模块 模块描述 超级电容管理模块用于超级电容的充电、放电和均衡管理。超级电容（也称法拉电容）具有充放电速度快、循环寿命长（>100万次）、功率密度高等特点，但单体电压低（2.7V）、能量密度低。多个串联使用时需要均衡管理防止过压。本模块集成充电控制、主动均衡、升降压变换等功能，适用于电赛中的快速储能、脉冲功率、能量回收等应用，是新型储能技术的代表。… text/html 2017-02-23T19:55:13+08:00 https://wiki.stepfpga.com/%E8%BD%AF%E4%BB%B6%E5%AE%89%E8%A3%85%E5%8F%8A%E9%85%8D%E7%BD%AE?rev=1487850913&do=diff 软件安装 Diamond下载到本地，且License也已经申请到，现在就可以开始安装了，具体的步骤： * 双击打开下载好的软件可执行文件。 * 进入安装首页。 * 点击Next，进入协议界面，同意，Next text/html 2019-06-10T22:38:11+08:00 https://wiki.stepfpga.com/%E8%BD%BD%E6%B5%81%E9%87%8F%E8%A1%A8?rev=1560177491&do=diff 载流量表 ---------- 绝缘导体的载流量 在电缆管道、电缆或接地中不超过三种导体(直埋) 针对环境温度超过30°C，86°F的纠正因子 线住宅服务，可允许的载流量 ---------- text/html 2018-09-11T09:12:12+08:00 https://wiki.stepfpga.com/%E8%BF%90%E7%AE%97%E7%AC%A6%E7%9A%84%E4%BC%98%E5%85%88%E7%BA%A7?rev=1536628332&do=diff 运算符的优先级 运算符一多，必然涉及到优先级的问题，为了便于大家查看这些运算符的优先级，我们将它们制作成了表格，如下。 text/html 2018-08-20T16:06:47+08:00 https://wiki.stepfpga.com/%E8%BF%90%E7%AE%97%E7%AC%A6?rev=1534752407&do=diff 算术运算符 首先我们介绍的是算术运算符，所谓算术逻辑运算符就是我们常说的加、减、乘、除等，这类运算符的抽象层级较高，从数字逻辑电路实现上来看，它们都是基于与、或、非等基础门逻辑组合实现的，如下。 text/html 2019-03-06T11:26:43+08:00 https://wiki.stepfpga.com/%E8%BF%91%E5%8D%81%E5%B9%B4%E7%94%B5%E5%AD%90%E8%AE%BE%E8%AE%A1%E5%A4%A7%E8%B5%9B%E9%A2%98%E7%9B%AE?rev=1551842803&do=diff 近十年电子设计大赛题目 下表为近十年电子设计大赛题目整理，其中与FPGA相关均**加粗表示**。 年份 题目 题目类型 年份 题目 题目类型 2007 text/html 2025-09-03T16:19:55+08:00 https://wiki.stepfpga.com/%E9%9A%94%E7%A6%BB%E6%94%BE%E5%A4%A7%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1756887595&do=diff 隔离放大器模块技术文档 描述 本模块采用高精度隔离放大器ISO124构成的电气隔离信号调理系统，配备独立的隔离电源和保护电路。具有1500V有效值的隔离电压、优异的共模抑制性能和高线性度特性，能够在保持信号完整性的同时实现输入输出的完全电气隔离。广泛应用于工业过程控制、医疗设备、电力监测和危险环境的信号隔离等需要安全隔离的场合。 text/html 2026-01-18T10:35:56+08:00 https://wiki.stepfpga.com/%E9%9A%94%E7%A6%BB%E6%B5%8B%E9%87%8F%E4%B8%8E%E5%AE%89%E5%85%A8%E5%89%8D%E7%AB%AF%E6%A8%A1%E5%9D%97?rev=1768703756&do=diff 隔离测量与安全前端模块（隔离放大/隔离 ADC/隔离电源） * 模块描述：解决“强弱电隔离”的测量问题：市电/高压/高共模场景下让测量既准又安全（电赛越来越常出现）。 * 原理：电压/电流传感（互感器/隔离放大）→ 隔离 ADC/隔离放大器 → 数字隔离器 → 低压侧处理；隔离电源供给高压侧模拟前端。 text/html 2026-01-17T17:10:05+08:00 https://wiki.stepfpga.com/%E9%9A%94%E7%A6%BB%E7%94%B5%E6%BA%90%E6%A8%A1%E5%9D%97?rev=1768641005&do=diff 隔离 DC/DC 电源模块 1. 模块描述 提供 电气隔离 的电源，抑制地环路、共模干扰，提升系统抗干扰能力。 ---------- 2. 工作原理 * 高频变压器隔离 * 输入输出地完全断开 * 常配合数字隔离器使用 text/html 2026-01-18T10:14:19+08:00 https://wiki.stepfpga.com/%E9%9C%8D%E5%B0%94%E4%BC%A0%E6%84%9F%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768702459&do=diff 霍尔位置/转速传感器模块（转速/位置） * 模块描述：测电机转速、轮速、位置到位（磁钢触发）。 * 原理：霍尔元件检测磁场变化 → 开关量/线性电压输出。 * 接口：数字开关输出（开漏/推挽）或模拟输出（线性霍尔）。 text/html 2025-11-07T23:06:44+08:00 https://wiki.stepfpga.com/%E9%80%9A%E7%94%A8%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E6%A8%A1%E5%9D%97%E6%8A%80%E6%9C%AF%E6%96%87%E6%A1%A3?rev=1762528004&do=diff 通用运算放大器模块 描述 通用运算放大器模块是一款基于高精度运算放大器芯片（OP07/TL084/AD8620）设计的多功能模拟信号处理模块。该模块集成了电压跟随、同相放大、反相放大、差分放大、积分、微分等多种运算功能，具有高精度、低噪声、宽带宽的特点。模块采用标准接口设计，便于系统集成，广泛应用于信号调理、滤波放大、数据采集等场合。 text/html 2026-01-19T21:51:30+08:00 https://wiki.stepfpga.com/%E9%80%9A%E7%94%A8%E8%BF%90%E7%AE%97%E6%94%BE%E5%A4%A7%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768830690&do=diff 通用运算放大器模块 1. 模块描述 提供一个“万能模拟积木”：可做放大、滤波、缓冲、比较（不推荐用运放当比较器）、积分/微分、偏置/电平移位、单端↔差分转换等。 2. 原理 基于运放的负反馈： text/html 2018-09-04T14:34:17+08:00 https://wiki.stepfpga.com/%E9%80%82%E9%85%8D%E6%9D%BF_%E6%A0%91%E8%8E%93%E6%B4%BE?rev=1536042857&do=diff 支持树莓派接口的STEP FPGA扩展板-PCIE Baseboard for RPI 板卡说明 STEP PCIE Board for RPi是小脚丫团队推出的为STEP PCIE系列扩展模块设计，并可兼容树莓派外设与PMOD外设的一个扩展板卡，板卡上主要包含1组DIP40引脚，3组PMOD引脚，1组RPi40Pins引脚，既可以插入小脚丫PCIE Card板卡使用，又可兼容树莓派扩展板卡与Pmod扩展模块，提高了小脚丫板卡的兼容性，也为用户节省了外设成本。 text/html 2018-09-04T14:33:49+08:00 https://wiki.stepfpga.com/%E9%80%82%E9%85%8D%E6%9D%BF_arduino?rev=1536042829&do=diff 支持Arduino接口的STEP FPGA扩展板-PCIE Baseboard for Arduino 板卡说明 STEP PCIE Board for Arduino是小脚丫团队推出的为STEP PCIE系列扩展模块设计，并且可兼容Arduino与PMOD外设的扩展板卡，板卡上主要包含1组DIP40引脚，1组PMOD引脚，1组Arduino引脚，既可以插入小脚丫PCIE Card板卡使用，又可兼容Arduino模块与Pmod扩展模块，提高了小脚丫板卡的兼容性，也为用户节省了外设成本。 text/html 2016-06-20T14:55:04+08:00 https://wiki.stepfpga.com/%E9%80%BB%E8%BE%91%E5%88%86%E6%9E%90%E4%BB%AA?rev=1466405704&do=diff 逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要作用在于时序判定。由于逻辑分析仪不像示波器那样有许多电压等级，通常只显示两个电压（逻辑1和0），因此设定了参考电压后，逻辑分析仪将被测信号通过比较器进行判定，高于参考电压者为High,低于参考电压者为Low，在High与 Low之间形成数字波形。 text/html 2026-01-18T10:39:47+08:00 https://wiki.stepfpga.com/%E9%80%BB%E8%BE%91%E5%88%86%E6%9E%90%E6%A8%A1%E5%9D%97?rev=1768703987&do=diff 逻辑分析仪模块（多通道数字采集） * 模块描述：采集多路数字信号时序（SPI/I2C/UART/自定义总线），用于协议解析与时序验证。 * 原理：输入限幅/电平转换 → 并行采样（MCU/FPGA）→ RAM 缓存 → 触发（边沿/模式）→ 上传解析。 text/html 2018-09-11T09:10:44+08:00 https://wiki.stepfpga.com/%E9%80%BB%E8%BE%91%E8%BF%90%E7%AE%97%E7%AC%A6?rev=1536628244&do=diff 逻辑运算符 逻辑运算符是连接多个关系表达式用的，可实现更加复杂的判断，一般不单独使用，都需要配合具体语句来实现完整的意思，如下。 text/html 2018-09-10T16:34:35+08:00 https://wiki.stepfpga.com/%E9%80%BB%E8%BE%91_0?rev=1536568475&do=diff 表示低电平，也就对应我们电路 GND text/html 2025-09-03T16:22:53+08:00 https://wiki.stepfpga.com/%E9%87%87%E6%A0%B7%E4%BF%9D%E6%8C%81%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1756887773&do=diff 采样保持器模块技术文档 描述 本模块采用高精度采样保持器LF398构成的模拟信号采样保持系统，配备精密保持电容和低漏电流缓冲放大器。具有快速采集时间、长保持时间和高精度特性，能够在控制信号作用下快速采样输入信号并长时间保持该采样值不变。广泛应用于数据采集系统、峰值检测、模拟延迟线和需要时间同步采样的测量仪器等场合。 text/html 2026-01-18T21:03:08+08:00 https://wiki.stepfpga.com/%E9%94%AE%E7%9B%98%E8%BE%93%E5%85%A5%E6%A8%A1%E5%9D%97?rev=1768741388&do=diff 按键/矩阵键盘输入模块（独立按键 / 4×4 Keypad / 扫描扩展） 模块描述 最朴素但最稳的输入：确认/返回/功能键；4×4 适合菜单参数输入、密码/编号输入。 原理 * 独立按键：GPIO + 上拉/下拉 + 去抖 text/html 2018-09-11T09:18:36+08:00 https://wiki.stepfpga.com/%E9%98%BB%E5%A1%9E%E8%B5%8B%E5%80%BC_%E9%9D%9E%E9%98%BB%E5%A1%9E%E8%B5%8B%E5%80%BC?rev=1536628716&do=diff 阻塞赋值语句 串行块语句中的阻塞赋值语句按顺序执行，它不会阻塞其后并行块中语句的执行。阻塞赋值语句使用“=”作为赋值符。 例子 阻塞赋值语句 reg x, y, z; reg [15:0] reg_a, reg_b; integer count; // 所有行为语句必须放在 initial 或 always 块内部 initial begin x = 0; y = 1; z = 1; // 标量赋值 count = 0; // 整形变量赋值 reg_a = 16'b0; reg_b = reg_a; // 向量的初始化 #15 reg_a[2] = 1'b1; // 带延迟的位选赋值 #10 reg_b[15:13] = {x, y, z} // 把拼接操作的结果赋值给向量的部分位（域） count = count + 1; // 给整形变量赋值（递增） end… text/html 2025-11-08T00:15:40+08:00 https://wiki.stepfpga.com/%E9%99%B7%E6%B3%A2%E6%BB%A4%E6%B3%A2%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1762532140&do=diff 6. 状态变量滤波器模块 模块描述 状态变量滤波器(State Variable Filter)使用3个积分器和反馈网络,同时输出低通(LP)、高通(HP)、带通(BP)三种滤波结果,还可组合成陷波和全通。优点是各输出独立,Q值和f0独立可调,便于实现通用滤波器。典型结构使用3-4个运放。在电赛中用于音频均衡器、通用滤波器、信号分析系统、多功能仪器等场合。 text/html 2026-01-18T20:38:09+08:00 https://wiki.stepfpga.com/%E9%A2%84%E6%B5%8B%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1768739889&do=diff MPC 模型预测控制模块（带约束、看未来） 模块描述 当你有约束（电流限幅、速度限幅、位置边界）且希望综合最优（快、稳、省能耗）时很强。MPC 用模型预测未来一段时间行为，在约束下求最优控制，并滚动执行。( text/html 2026-01-18T23:42:35+08:00 https://wiki.stepfpga.com/%E9%A2%91%E7%8E%87%E5%88%86%E9%A2%91%E6%A8%A1%E5%9D%97?rev=1768750955&do=diff 频率分频模块 模块描述 把输入时钟/脉冲信号做 整数分频（/2、/4、/8…/2ⁿ），用于生成更低频的时基、扫描时钟、计数门控、PWM基准等。 原理 * 触发器分频：每级触发器 /2，级联得到 /2ⁿ text/html 2026-01-18T10:33:15+08:00 https://wiki.stepfpga.com/%E9%A2%91%E7%8E%87%E8%AE%A1%E6%95%B0%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768703595&do=diff 频率/计数器模块（频率、周期、转速脉冲计数） * 模块描述：测频率、周期、计数、转速脉冲（注意：这里测的是“脉冲信号”，不等同于传感器本体）。 * 原理：门控计数（固定闸门时间）或互易测频（测周期更准）；前端施密特整形+限幅。 text/html 2016-05-28T22:22:10+08:00 https://wiki.stepfpga.com/%E9%A2%91%E8%B0%B1%E4%BB%AA?rev=1464445330&do=diff A spectrum analyzer measures the magnitude of an input signal versus frequency within the full frequency range of the instrument. The primary use is to measure the power of the spectrum of known and unknown signals. The input signal that a spectrum analyzer measures is electrical, however, spectral compositions of other signals, such as acoustic pressure waves and optical light waves, can be considered through the use of an appropriate transducer. Optical spectrum analyzers also exist, which use… text/html 2026-01-18T10:36:34+08:00 https://wiki.stepfpga.com/%E9%A2%91%E8%B0%B1%E5%88%86%E6%9E%90%E4%BB%AA%E6%A8%A1%E5%9D%97?rev=1768703794&do=diff 频谱分析模块（FFT 频域测量前端） * 模块描述：测主频、谐波、杂散、带宽内能量；可做“简易频谱仪/谐波分析”。 * 原理：前端放大/滤波 → 采样（高速 ADC 或中速但足够）→ FFT → 幅度标定（窗函数/校准）。 text/html 2026-01-18T19:53:03+08:00 https://wiki.stepfpga.com/%E9%A3%8E%E6%89%87%E8%B0%83%E9%80%9F%E6%A8%A1%E5%9D%97?rev=1768737183&do=diff 风扇驱动与调速模块（2 线/3 线/4 线 Fan Driver） 模块描述 用于散热风扇、气流控制：2 线 DC 直接 PWM 供电；3 线带转速反馈；4 线有专用 PWM 控制脚（更推荐）。 原理 * 2 线：MOSFET PWM 断续供电（可能啸叫） text/html 2026-01-18T20:09:06+08:00 https://wiki.stepfpga.com/%E9%AB%98%E5%88%86%E8%BE%A8%E7%8E%87%E6%97%B6%E9%97%B4%E6%B5%8B%E9%87%8F%E6%A8%A1%E5%9D%97?rev=1768738146&do=diff 高分辨率时间测量模块（TDC：时间差/飞行时间） 模块描述 * 把“两个边沿之间的时间差”测到 ns 甚至更细，用于 TOF/相位差/精密测距 * 典型元器件：TI TDC7200/TDC7201（常见 TDC 思路）、配合高速比较器（如 TLV3501 类） text/html 2026-01-18T20:00:43+08:00 https://wiki.stepfpga.com/%E9%AB%98%E7%B2%BE%E5%BA%A6%E6%97%B6%E5%9F%BA%E6%A8%A1%E5%9D%97?rev=1768737643&do=diff TCXO 高稳定时基模块（10MHz/20MHz/25MHz 等） 模块描述 * 提供比普通晶振更稳的基准频率（测量/通信/合成时钟都用） * 典型元器件：10MHz TCXO（0.5–2.5ppm 档）、有源晶振（XO） 原理 * 温度补偿控制晶振等效频率漂移；输出 CMOS 方波给系统作参考时钟 text/html 2025-09-03T17:33:11+08:00 https://wiki.stepfpga.com/%E9%AB%98%E7%B2%BE%E5%BA%A6adc%E6%A8%A1%E5%9D%97?rev=1756891991&do=diff 高精度ADC模块技术文档 描述 本模块采用24位Δ-Σ型高精度ADC芯片ADS1256和LTC2400为核心，集成高稳定度基准电压源，实现超高精度模拟信号数字化转换。支持多路输入切换，具备可编程增益放大功能，有效分辨率达23位，适用于精密测量、传感器信号采集、工业控制等对精度要求极高的应用场合。 text/html 2025-09-03T17:47:13+08:00 https://wiki.stepfpga.com/%E9%AB%98%E7%B2%BE%E5%BA%A6dac%E6%A8%A1%E5%9D%97?rev=1756892833&do=diff 高精度DAC模块技术文档 描述 本模块采用AD5791超高精度20位DAC为核心，集成超低噪声基准电压源和专业输出滤波器，实现±10V单极性/双极性高精度模拟信号输出。具备1ppm INL线性度、2nV/√Hz噪声密度和0.05ppm/°C温度系数，支持SPI接口控制，内置输出放大器和过载保护，适用于精密信号源、仪器仪表校准、传感器激励、高精度控制系统等应用场合。 text/html 2025-11-07T23:53:34+08:00 https://wiki.stepfpga.com/%E9%AB%98%E9%80%9A%E6%BB%A4%E6%B3%A2%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1762530814&do=diff 2. 有源高通滤波器模块 模块描述 有源高通滤波器允许高频信号通过,抑制低频分量和直流偏置,用于去除基线漂移、隔直流、提取交流成分。同样基于运放和RC网络,拓扑与低通滤波器对偶。典型应用包括心电信号处理(去基线漂移)、音频耦合、传感器AC信号提取等。在电赛中用于交流信号测量、生物信号处理、动态信号分析等题目。 text/html 2025-09-03T17:36:38+08:00 https://wiki.stepfpga.com/%E9%AB%98%E9%80%9Fadc%E6%A8%A1%E5%9D%97?rev=1756892198&do=diff 高速ADC模块技术文档 描述 本模块采用AD9220高速模数转换器为核心，集成高精度时钟发生器和专业信号调理电路，实现最高65MSPS的高速数据采集。具备12位分辨率、低功耗设计和优异的动态性能，内置采样保持电路和基准电压源，适用于高速信号采集、数字示波器、软件无线电、雷达系统等高速数据处理应用场合。 text/html 2025-09-03T17:52:44+08:00 https://wiki.stepfpga.com/%E9%AB%98%E9%80%9Fdac%E6%A8%A1%E5%9D%97?rev=1756893164&do=diff 高速DAC模块技术文档 描述 本模块采用AD9740高速14位数模转换器为核心，集成高精度时钟发生器和专业信号调理电路，实现最高210MSPS的高速模拟信号输出。具备14位分辨率、低杂散失真和优异的动态性能，内置电流输出和差分结构，支持数字上变频功能，适用于直接数字频率合成、软件无线电、雷达系统、高速波形发生器等高速信号生成应用场合。 text/html 2026-01-18T10:16:31+08:00 https://wiki.stepfpga.com/%E9%BA%A6%E5%85%8B%E9%A3%8E%E5%A3%B0%E9%9F%B3%E6%A3%80%E6%B5%8B%E6%A8%A1%E5%9D%97?rev=1768702591&do=diff 麦克风/声音检测模块（声强/频率特征） * 模块描述：检测声音强弱、拍手触发、蜂鸣器/声源识别的前端。 * 原理：驻极体/MEMS 麦克风 → 前置放大 → 包络/ADC；或 I²S 数字麦直出 PCM。 * text/html 2021-10-03T01:10:45+08:00 https://wiki.stepfpga.com/1._%E7%82%B9%E4%BA%AEled?rev=1633194645&do=diff 点亮LED 恭喜你拿到我们的小脚丫开发板，在这个系列教程里你将更深入学习FPGA的设计同时更深入了解我们的小脚丫。如果你还没有开始使用小脚丫，也可以从这里一步一步开始你的可编程逻辑学习。请先到 text/html 2021-09-12T10:47:37+08:00 https://wiki.stepfpga.com/1bit_data_comparator?rev=1631414857&do=diff 1位二进制比较器 1. 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解基本逻辑门电路； * （3）学习用Verilog HDL数据流级描述基本门电路。 2. 实验任务 text/html 2021-10-02T13:28:53+08:00 https://wiki.stepfpga.com/1bitfulladd?rev=1633152533&do=diff 1位全加器 用与非门和异或门设计一个1位全加器电路，然后在实验板上实现自己设计的逻辑电路，并验证是否正确。 在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位三个数相加。这种运算称为全加，所用的电路称为全加器。按照二进制加法运算规则，可以得到如下表所示全加器真值表。其中，A、B是两个加数，CI是来自低位的进位，S是相加的和，CO是向高位的进位。将S、CO和A、B、CI的关系写成逻辑表达式则得到：… text/html 2021-10-02T13:27:49+08:00 https://wiki.stepfpga.com/1bithalfadd?rev=1633152469&do=diff 1位半加器 设计一个1位半加器电路，然后在实验板上实现自己设计的逻辑电路，并验证是否正确。 如果不考虑有来自低位的进位，将两个1位二进制数相加，称为半加。实现半加的电路叫做半加器。按照二进制加法运算规则，可以得到如下表所示的半加器真值表。其中，A、B是两个加数，S是相加的和，CO是向高位的进位。将S、CO和A、B的关系写成逻辑表达式则得到： text/html 2021-08-16T13:52:18+08:00 https://wiki.stepfpga.com/2._rgb_led?rev=1629093138&do=diff RGB三色LED 在这个实验里我们将学习控制小脚丫STEP-MXO2上的RGB三色LED的显示，基本的原理和点亮LED是相似的。 硬件说明 STEP-MXO2 V2开发板上面有两个三色LED，我们也可以用按键或者开关控制三色LED的显示。 text/html 2021-10-09T18:54:45+08:00 https://wiki.stepfpga.com/2_to_4_decoder?rev=1633776885&do=diff 组合逻辑中的2-4译码器 设计一个2-4译码器。 2-4译码器，输入的2位二进制代码共有四种状态，译码器将每个输入代码译成对应的一根输出线上的高、低电平信号。由此可得如下表1-6的真值表。将输入的A、B和输出Y0、Y1、Y2、Y3的关系写成逻辑表达式则得到： text/html 2021-10-03T02:25:45+08:00 https://wiki.stepfpga.com/2bit_data_comparator?rev=1633199145&do=diff 2位二进制比较器 外部链接 本课题利用Verilog HDL语言设计并实现了一个简单的2位比较器。给出了比较器的真值表、k -映射和最小化方程。利用ModelSim软件对该比较器的Verilog代码进行了仿真，给出了仿真波形。 The specification of the 2-bit comparator is as follows: text/html 2021-10-03T02:09:16+08:00 https://wiki.stepfpga.com/2x32_32_mux?rev=1633198156&do=diff 2x32到32的多路复用器 来自FPGA4student Multiplexers are one of the main combinational logic components in digital circuits. Multiplexers are used for selecting one of many different digital inputs and forwarding to the output based on the controlling signals. In this Verilog project, Verilog code for multiplexers such as 2-to-1 multiplexer, text/html 2021-10-03T01:04:14+08:00 https://wiki.stepfpga.com/3._3-8%E8%AF%91%E7%A0%81%E5%99%A8?rev=1633194254&do=diff 3-8译码器 在这个实验里我们将学习如何用Verilog来实现组合逻辑。 硬件说明 ---------- 组合逻辑电路是数字电路的重要部分，电路的输出只与输入的当前状态相关的逻辑电路，常见的有选择器、比较器、译码器、编码器、编码转换等等。在本实验里以最常见的3-8译码器为例说明如何用Verilog实现。3-8译码器的真值表如下： text/html 2021-10-09T11:05:28+08:00 https://wiki.stepfpga.com/3_to_8_decoder?rev=1633748728&do=diff 组合逻辑中的3:8译码器 * 掌握38译码器的基本原理 * 掌握组合逻辑的设计 * 掌握case的基本语法 * 使用拨码开关实现译码器输入功能 * 基于小脚丫STEP FPGA的拨码开关输入，LED输出实现38译码器功能 text/html 2021-08-16T00:43:22+08:00 https://wiki.stepfpga.com/4._%E6%95%B0%E7%A0%81%E7%AE%A1%E6%98%BE%E7%A4%BA?rev=1629045802&do=diff 数码管显示 本实验将会让你熟悉小脚丫上最后一种有意思的外设七段数码管。 1. 硬件说明 数码管是工程设计中使用很广的一种显示输出器件。一个7段数码管（如果包括右下的小点可以认为是8段）分别由a、b、c、d、e、f、g位段和表示小数点的dp位段组成。实际是由8个LED灯组成的，控制每个LED的点亮或熄灭实现数字显示。通常数码管分为共阳极数码管和共阴极数码管，结构如下图所示：… text/html 2021-10-02T16:31:42+08:00 https://wiki.stepfpga.com/4_2_encoder?rev=1633163502&do=diff 组合逻辑中的4:2编码器 1. 知识点 2. CircuitJS电路仿真 3. 原理图 4. Verilog代码 5. 管脚分配 6. 板上验证 text/html 2021-09-12T11:02:54+08:00 https://wiki.stepfpga.com/4_to_1_data_selector?rev=1631415774&do=diff 4选1多路选择器 1. 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解基本逻辑门电路； * （3）学习Verilog HDL行为级描述方法描述组合逻辑电路。 text/html 2021-10-02T16:28:10+08:00 https://wiki.stepfpga.com/4_to_10_decoder?rev=1633163290&do=diff 组合逻辑中的4:10译码器 1. 知识点 2. CircuitJS电路仿真 3. 原理图 4. Verilog代码 5. 管脚分配 6. 板上验证 text/html 2021-10-02T16:28:38+08:00 https://wiki.stepfpga.com/4_to_16_decoder?rev=1633163318&do=diff 组合逻辑中的4:16译码器 1. 知识点 2. CircuitJS电路仿真 3. 原理图 4. Verilog代码 5. 管脚分配 6. 板上验证 text/html 2021-10-02T21:05:14+08:00 https://wiki.stepfpga.com/4bit_parity_check?rev=1633179914&do=diff 4位奇偶校验器 设计一个4位奇偶校验器电路。要求当输入的4位二进制码中有奇数个“1”时，输出为“1”，否则输出为“0”。 奇偶校验，即判断输入变量中1的个数。当输入变量中1的个数是奇数时，输出为1。当输入变量中1的个数是偶数时，输出为0。真值表及逻辑表达式如下所示： text/html 2021-10-09T16:54:30+08:00 https://wiki.stepfpga.com/4bits_adder_seg?rev=1633769670&do=diff 用数码管显示的4位加法器 在小脚丫FPGA板上做一个综合性的组合逻辑项目，用4个按键和4个开关作为加法器的输入，将加法以后的结果在2个数码管上显示出来。4位按键和4位开关能够支持的最大输入数字位15，加法以后的最大值30，左侧的数码管，代表十进制数的十位显示的数字为0、1、2、3，右侧的数码管代表十进制的个位显示的数字为0-9。 text/html 2022-07-20T10:26:36+08:00 https://wiki.stepfpga.com/5._%E6%97%B6%E9%92%9F%E5%88%86%E9%A2%91?rev=1658283996&do=diff 时钟分频 在之前的实验中我们已经熟悉了小脚丫的各种外设，掌握了verilog的组合逻辑设计，接下来我们将学习时序逻辑的设计。 1. 硬件说明 时钟信号的处理是FPGA的特色之一，因此分频器也是FPGA设计中使用频率非常高的基本设计之一。一般在FPGA中都有集成的锁相环可以实现各种时钟的分频和倍频设计，但是通过语言设计进行时钟分频是最基本的训练，在对时钟要求不高的设计时也能节省锁相环资源。在本实验中我们将实现任意整数的分频器，分频的时钟保持50%占空比。… text/html 2021-10-03T02:21:24+08:00 https://wiki.stepfpga.com/5_to_32_decoder?rev=1633198884&do=diff 5:32译码器 解码器是数字电路中主要的组合元件之一。解码器主要用于内存地址解码和数据解复用。 在这个Verilog项目中，给出了用于解码器的Verilog代码。解码器用于内存地址解码。 如图所示的解码器解码5位地址输入和输出一个32位信号来选择正在写入存储器的地址。在译码器的设计中，使用了32个5输入与门。 text/html 2026-01-18T10:13:22+08:00 https://wiki.stepfpga.com/6%E8%BD%B49%E8%BD%B4imu%E6%A8%A1%E5%9D%97?rev=1768702402&do=diff 6轴/9轴 IMU 模块（加速度+陀螺） * 模块描述：姿态/角速度/震动检测；平衡车、云台、四旋翼都要它。 * 原理：MEMS 加速度计 + MEMS 陀螺仪（可加磁力计形成 9 轴）。 * 接口：I²C / SPI，中断引脚（数据就绪）。 text/html 2021-08-16T13:51:11+08:00 https://wiki.stepfpga.com/6._led%E6%B5%81%E6%B0%B4%E7%81%AF?rev=1629093071&do=diff LED流水灯 在时钟分频实验中我们练习了如何处理时钟，接下来我们要学习如何利用时钟来完成时序逻辑。 硬件说明 流水灯实现是很常见的一个实验，虽然逻辑比较简单，但是里面也包含了实现时序逻辑的基本思想。要用FPGA实现流水灯有很多种方法，在这里我们会用两种不同的方法实现。 text/html 2020-09-10T22:21:51+08:00 https://wiki.stepfpga.com/7%E6%AE%B5%E6%95%B0%E7%A0%81%E7%AE%A1?rev=1599747711&do=diff 7-seg_disp_verilog 7段数码管显示 硬件平台 ---------- * STEP-MXO2第一代 * STEP-Baseboard 设计要求 ---------- * 了解数码管显示的工作原理 * 掌握Verilog语言设计数码管显示驱动 * 掌握Verilog语言设计串行转并行逻辑 * 掌握数码管动态显示，按秒实现0到9循环左移显示 text/html 2022-03-30T11:13:58+08:00 https://wiki.stepfpga.com/7-seg_disp_verilog?rev=1648610038&do=diff 2个7段数码管显示 * 了解数码管显示的工作原理 * 加强对组合逻辑中的译码器的理解 * 掌握Verilog语言设计数码管显示驱动 1. 知识点 数码管是工程设计中使用很广的一种显示输出器件。一个7段数码管（如果包括右下的小点可以认为是8段）分别由a、b、c、d、e、f、g位段和表示小数点的dp位段组成。实际是由8个LED灯组成的，控制每个LED的点亮或熄灭实现数字显示。通常数码管分为共阳极数码管和共阴极数码管，结构如下图所示：… text/html 2021-09-12T11:41:15+08:00 https://wiki.stepfpga.com/7bit_shift_reg?rev=1631418075&do=diff 7位右移移位寄存器 1. 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握移位寄存器原理； * （3）学习用Verilog HDL行为级描述时序逻辑电路。 text/html 2021-10-03T01:29:58+08:00 https://wiki.stepfpga.com/8._%E8%AE%A1%E6%97%B6%E6%8E%A7%E5%88%B6?rev=1633195798&do=diff 计时控制 在之前的实验中我们掌握了如何进行时钟分频、如何进行数码管显示与按键消抖的处理，那么在本节实验之中，我们将会实现一个篮球赛场上常见的24秒计时器。 1. 硬件说明 在之前的实验中我们为读者详细介绍过小脚丫MXO2板卡上的按键、数码管、LED等硬件外设，在此不再赘述。本节将实现由数码管作为显示模块，按键作为控制信号的输入(包含复位信号和暂停信号)，Lattice MXO2 4000HC作为控制核心的篮球读秒系统，实现框图如下：… text/html 2021-10-02T16:32:02+08:00 https://wiki.stepfpga.com/8_3_encoder?rev=1633163522&do=diff 组合逻辑中的8:3编码器 1. 知识点 2. CircuitJS电路仿真 3. 原理图 4. Verilog代码 5. 管脚分配 6. 板上验证 text/html 2019-12-23T10:46:33+08:00 https://wiki.stepfpga.com/9._%E5%91%BC%E5%90%B8%E7%81%AF?rev=1577069193&do=diff 呼吸灯 本节，我们将通过脉宽调制技术来实现“呼吸灯”，实现LED的亮度由最暗逐渐增加到最亮，再逐渐变暗的过程。 脉冲宽度调制(PWM:Pulse Width Modulation)，简称脉宽调制。它是利用微控制器的数字输出调制实现，是对模拟电路进行控制的一种非常有效的技术，广泛应用于测量、通信、功率控制与变换等众多领域。 text/html 2021-10-05T23:40:08+08:00 https://wiki.stepfpga.com/10._%E4%BA%A4%E9%80%9A%E7%81%AF?rev=1633448408&do=diff 简易交通灯 本节将向您介绍Verilog语法之中的精髓内容——状态机，并且将利用状态机实现十字路口的交通灯。 1. 硬件说明与实现项目框图 上图为十字路口交通示意图分之路与主路，要求如下： text/html 2019-06-06T13:44:14+08:00 https://wiki.stepfpga.com/25%E9%80%9A%E9%81%93%E7%94%B5%E8%AF%9D%E7%94%B5%E7%BC%86%E9%A2%9C%E8%89%B2%E4%BB%A3%E7%A0%81?rev=1559799854&do=diff 25通道电话电缆颜色代码 text/html 2026-01-18T20:07:28+08:00 https://wiki.stepfpga.com/32.768khz_%E4%BD%8E%E5%8A%9F%E8%80%97%E6%97%B6%E9%92%9F%E6%BA%90%E6%A8%A1%E5%9D%97?rev=1768738048&do=diff 32.768kHz 低功耗时钟源模块（MCU RTC/LPTIM 外部晶体） 模块描述 * 给 MCU 内部 RTC/LPTIM 提供低功耗慢时钟（睡眠也能走） * 典型元器件：32.768kHz 晶体（12.5pF/6pF 负载）、匹配电容；或 32kHz 晶振模块 text/html 2025-11-07T14:18:05+08:00 https://wiki.stepfpga.com/51%E5%8D%95%E7%89%87%E6%9C%BA%E6%9C%80%E5%B0%8F%E7%B3%BB%E7%BB%9F%E6%A8%A1%E5%9D%97?rev=1762496285&do=diff 6. 51单片机最小系统 模块描述 51单片机（如STC89C52）是经典的8位微控制器，具有简单易学、资源丰富、价格低廉的特点。虽然性能不及ARM系列，但对于简单控制、时序逻辑、基础数据采集等应用足够。该模块包含最小系统电路、时钟电路、复位电路和串口下载接口，适合电赛中的简单控制类题目和辅助控制器使用。 text/html 2019-03-22T19:56:37+08:00 https://wiki.stepfpga.com/51mcu?rev=1553255797&do=diff The Intel MCS-51 (commonly termed 8051) is a single chip microcontroller (MCU) series developed by Intel in 1980 for use in embedded systems. The architect of the instruction set of the Intel MCS-51 was John H. Wharton.[1][2] Intel's original versions were popular in the 1980s and early 1990s and enhanced binary compatible derivatives remain popular today. It is an example of a complex instruction set computer, and has separate memory spaces for program instructions and data (Harvard architectur… text/html 2019-06-10T22:42:25+08:00 https://wiki.stepfpga.com/78xx%E8%8A%AF%E7%89%87?rev=1560177745&do=diff 78XX芯片 78XX管脚 78XX示例电路 text/html 2016-06-06T18:37:52+08:00 https://wiki.stepfpga.com/78xx?rev=1465209472&do=diff 78xx系列线性稳压器件 The 78xx (sometimes L78xx, LM78xx, MC78xx...) is a family of self-contained fixed linear voltage regulator integrated circuits. The 78xx family is commonly used in electronic circuits requiring a regulated power supply due to their ease-of-use and low cost. For ICs within the family, the xx is replaced with two digits, indicating the output voltage (for example, the 7805 has a 5-volt output, while the 7812 produces 12 volts). The 78xx line are positive voltage regulators: they produ… text/html 2016-06-06T16:25:39+08:00 https://wiki.stepfpga.com/79xx?rev=1465201539&do=diff 同78xx（正电压输出）相对应的，如果要产生稳定的负电压，我们可以用79xx系列的器件，也有很多公司提供管脚兼容可以直接替换的器件，例如TI和ST公司的产品，79xx系列的器件统称为三端负电压稳压器，可以产生不同电压输出的固定直流电压，比如－5V、－12V及－15V，其外围只需要在输出端接一个补偿电容即可，主要特性： text/html 2016-06-26T00:14:37+08:00 https://wiki.stepfpga.com/2016-06-22?rev=1466871277&do=diff TI推出了业界最低功耗，低抖动重定时的4K UHD 视频和照相机接口器件，简单的英文信息 － DALLAS, June 21, 2016 /PRNewswire/ – Texas Instruments (TI) (TXN) today introduced three high-performance retimers which enable an extended signal range over long traces, connectors and cables without degradation of signal integrity. These devices expand TI's high-performance retimer portfolio, and support flexible, cost-optimized system design, enabling designers to speed their products to market while maintaining optimal performance. With up to 60… text/html 2017-01-23T16:33:58+08:00 https://wiki.stepfpga.com/2017%E6%9C%80%E5%BC%BA%E6%AF%95%E4%B8%9A%E7%94%9F%E4%B8%A4%E6%9C%88%E5%AE%9E%E8%AE%AD?rev=1485160438&do=diff 第1周 － 电源／PCB设计 时间 形式 内容 负责人 周一 上午 开学典礼 ECBC训练项目介绍 － 基础理论＋项目实战＋项目展示＋英文资料或原版教材阅读 text/html 2017-01-24T15:34:05+08:00 https://wiki.stepfpga.com/2017%E7%AC%AC%E4%B8%80%E6%9C%9Ffpga%E4%B8%A4%E5%91%A8%E5%AE%9E%E8%AE%AD?rev=1485243245&do=diff 本培训为期2周，重点在FPGA的实训，同时培训学员PCB设计的流程和规范，也强调英文文档的阅读和项目的总结、报告。 时间上午下午星期一 开学典礼及可编程逻辑基础及FPGA设计流程 Altium软件操作，电路设计和PCB设计要点 text/html 2019-03-18T22:44:42+08:00 https://wiki.stepfpga.com/2019%E5%B9%B4%E5%85%A8%E5%9B%BD%E5%A4%A7%E5%AD%A6%E7%94%9F%E7%94%B5%E5%AD%90%E8%AE%BE%E8%AE%A1%E5%A4%A7%E8%B5%9B%E9%80%9A%E7%9F%A5?rev=1552920282&do=diff 全国大学生电子设计竞赛是教育部及工业和信息化部共同发起的全国性大学生学科竞赛。它始创于1997年每2年一届，是含金量极高的赛事。以2017年为例，参赛院校1071所，参赛队伍14000支，其中，330所院校的844支队伍获奖。 text/html 2019-06-04T13:16:40+08:00 https://wiki.stepfpga.com/7400%E7%B3%BB%E5%88%97ic?rev=1559625400&do=diff 7400系列IC 7400 四路 2输入 与非门 7402 四路 2输入 或非门 7404 6反相器 (NOT) 7407 16进制非反相缓冲器 7408 四路 2输入 与门 7410 三路 3输入 与非门 7411 三路 3输入 与门 7414 16进制施密特反相触发器 text/html 2018-09-11T17:18:07+08:00 https://wiki.stepfpga.com/8051?rev=1536657487&do=diff 8051 8051是一种8位元的单芯片微控制器，属于MCS-51单芯片的一种，由英特尔(Intel)公司于1981年制造。Intel公司将MCS51的核心技术授权给了很多其它公司，所以有很多公司在做以8051为核心的单片机，如Atmel、飞利浦、深联华等公司，相继开发了功能更多、更强大的兼容产品。 text/html 2019-03-13T11:34:45+08:00 https://wiki.stepfpga.com/adamtaylorfpga?rev=1552448085&do=diff text/html 2016-07-05T09:31:39+08:00 https://wiki.stepfpga.com/adas?rev=1467682299&do=diff Advanced Driver Assistance Systems, or ADAS, are systems to help the driver in the driving process. When designed with a safe Human-Machine Interface, they should increase car safety and more generally road safety. Description Advanced driver assistance systems (ADAS) are systems developed to automate/adapt/enhance vehicle systems for safety and better driving. Safety features are designed to avoid collisions and accidents by offering technologies that alert the driver to potential problems, o… text/html 2022-07-20T10:26:54+08:00 https://wiki.stepfpga.com/adc%E6%95%B0%E6%A8%A1%E8%BD%AC%E6%8D%A2%E6%A8%A1%E5%9D%97?rev=1658284014&do=diff 基于STEP FPGA的PCF8591的ADC（I2C）功能驱动 本节将和大家一起使用FPGA驱动底板上的PCF8591的ADC采样（I2C）功能。 硬件说明 ---------- PCF8591是集成了4路ADC和1路DAC的芯片，使用I2C总线通信。 I2C总线是由Philips公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件，然后主机接收从器件发送的数据，最后由主机终止接收过程。这里不做过多的讲解，硬件连接如下：… text/html 2021-09-13T01:19:40+08:00 https://wiki.stepfpga.com/adc?rev=1631467180&do=diff ADC 是Analog-to-Digital Converter的缩写，即模拟/数字转换器。用于将模拟信号转换成数字信号，多应用于传感器信号采集，是涉及到模拟信号的数字电路中不可或缺的器件。目前许多MCU与几款高端FPGA已经将ADC集成在了芯片内部。 text/html 2016-07-01T13:09:40+08:00 https://wiki.stepfpga.com/adi_eval-cn0234-sdpz_%E5%BC%80%E5%8F%91%E6%9D%BF?rev=1467349780&do=diff ADI EVAL-CN0234-SDPZ 开发板 EVAL-CN0234-SDPZ开发板简介 在这里你可以获取到EVAL-CN0234-SDPZ开发板所有的参考资料。 EVAL-CN0234-SDPZ是一款ADI公司推出的、采用电化学传感器的单电源、低功耗、电池供电、便携式气体探测器。对于检测或测量多种有毒气体浓度的仪器，电化学传感器能够提供多项优势。大多数传感器都是针对特定气体而设计，可用分辨率小于气体浓度的百万分之一(ppm)，所需工作电流极小，非常适合便携式电池供电的仪器。(本示例中开发板上将使用Alphasense CO-AX一氧化碳传感器。)… text/html 2025-09-03T13:27:05+08:00 https://wiki.stepfpga.com/ai%E7%94%B5%E5%AD%90%E4%B9%A6?rev=1756877225&do=diff * 电赛模块 * 工具入门 text/html 2021-08-16T00:47:34+08:00 https://wiki.stepfpga.com/altera_1led?rev=1629046054&do=diff 点亮LED 恭喜你拿到我们的小脚丫开发板，在这个系列教程里你将更深入学习FPGA的设计同时更深入了解我们的小脚丫。如果你还没有开始使用小脚丫，也可以从这里一步一步开始你的可编程逻辑学习。请先准备好软硬件文档，因为FPGA的设计是和硬件息息相关，会经常用到这些文档。你还必须先安装好 text/html 2021-10-03T01:17:56+08:00 https://wiki.stepfpga.com/altera_2rgbled?rev=1633195076&do=diff RGB三色LED 在这个实验里我们将学习控制小脚丫STEP-MAX10上的RGB三色LED的显示，基本的原理和点亮LED是相似的。 1. 硬件说明 STEP-MXO2 V2开发板上面有两个三色LED，我们也可以用按键或者开关控制三色LED的显示。 text/html 2021-10-03T01:06:19+08:00 https://wiki.stepfpga.com/altera_3ymq?rev=1633194379&do=diff 3-8译码器 在这个实验里我们将学习如何用Verilog来实现组合逻辑。 硬件说明 组合逻辑电路是数字电路的重要部分，电路的输出只与输入的当前状态相关的逻辑电路，常见的有选择器、比较器、译码器、编码器、编码转换等等。在本实验里以最常见的3-8译码器为例说明如何用Verilog实现。3-8译码器的真值表如下： text/html 2022-11-06T23:06:33+08:00 https://wiki.stepfpga.com/altera_4seg?rev=1667747193&do=diff 数码管显示 本实验将会让你熟悉小脚丫上最后一种有意思的外设七段数码管。 1. 硬件说明 数码管是工程设计中使用很广的一种显示输出器件。一个7段数码管（如果包括右下的小点可以认为是8段）分别由a、b、c、d、e、f、g位段和表示小数点的dp位段组成。实际是由8个LED灯组成的，控制每个LED的点亮或熄灭实现数字显示。通常数码管分为共阳极数码管和共阴极数码管，结构如下图所示：… text/html 2021-10-03T01:22:49+08:00 https://wiki.stepfpga.com/altera_5clk?rev=1633195369&do=diff 时钟分频 在之前的实验中我们已经熟悉了小脚丫的各种外设，掌握了verilog的组合逻辑设计，接下来我们将学习时序逻辑的设计。 1. 硬件说明 时钟信号的处理是FPGA的特色之一，因此分频器也是FPGA设计中使用频率非常高的基本设计之一。一般在FPGA中都有集成的锁相环可以实现各种时钟的分频和倍频设计，但是通过语言设计进行时钟分频是最基本的训练，在对时钟要求不高的设计时也能节省锁相环资源。在本实验中我们将实现任意整数的分频器，分频的时钟保持50%占空比。… text/html 2021-10-03T01:24:12+08:00 https://wiki.stepfpga.com/altera_6led?rev=1633195452&do=diff LED流水灯 在时钟分频实验中我们练习了如何处理时钟，接下来我们要学习如何利用时钟来完成时序逻辑。 1. 硬件说明 流水灯实现是很常见的一个实验，虽然逻辑比较简单，但是里面也包含了实现时序逻辑的基本思想。要用FPGA实现流水灯有很多种方法，在这里我们会用两种不同的方法实现。 text/html 2023-09-18T17:37:26+08:00 https://wiki.stepfpga.com/altera_7deb?rev=1695029846&do=diff 使用MAX10 FPGA做按键消抖 在之前的实验中我们学习了如何用按键作为FPGA的输入控制，在本实验中将学习如何进行按键消抖，用按键完成更多的功能。 1. 硬件说明 按键是一种常用的电子开关，电子设计中不可缺少的输入设备。当按下时使开关导通，松开时则开关断开，内部结构是靠金属弹片来实现通断。 text/html 2021-10-03T01:31:09+08:00 https://wiki.stepfpga.com/altera_8timer?rev=1633195869&do=diff 计时控制 在之前的实验中我们掌握了如何进行时钟分频、如何进行数码管显示与按键消抖的处理，那么在本节实验之中，我们将会实现一个篮球赛场上常见的24秒计时器。 1. 硬件说明 在之前的实验中我们为读者详细介绍过小脚丫MXO2板卡上的按键、数码管、LED等硬件外设，在此不再赘述。本节将实现由数码管作为显示模块，按键作为控制信号的输入(包含复位信号和暂停信号)，Altera MAX10作为控制核心的篮球读秒系统，实现框图如下：… text/html 2022-06-24T14:21:37+08:00 https://wiki.stepfpga.com/altera_9breath?rev=1656051697&do=diff 呼吸灯 本节，我们将通过脉宽调制技术来实现“呼吸灯”，实现LED的亮度由最暗逐渐增加到最亮，再逐渐变暗的过程。 脉冲宽度调制(PWM:Pulse Width Modulation)，简称脉宽调制。它是利用微控制器的数字输出调制实现，是对模拟电路进行控制的一种非常有效的技术，广泛应用于测量、通信、功率控制与变换等众多领域。 text/html 2021-10-03T01:34:15+08:00 https://wiki.stepfpga.com/altera_10tra?rev=1633196055&do=diff 简易交通灯 本节将向您介绍Verilog语法之中的精髓内容——状态机，并且将利用状态机实现十字路口的交通灯。 1. 硬件说明与实现项目框图 上图为十字路口交通示意图分之路与主路，要求如下： text/html 2016-06-27T10:17:09+08:00 https://wiki.stepfpga.com/altera_corp?rev=1466993829&do=diff Altera 公司(Altera International Limited) 总部位于加州硅谷，30多年来一直为业界提供最新的可编程逻辑、工艺技术、IP 内核以及开发工具。Altera成立于1983年，3,000多名员工分布在 20 多个国家。公司的 FPGA、SoC和嵌入式处理器系统、CPLD、ASIC，以及互补技术，例如，电源解决方案等，受到了全世界各类最终市场上 12,000 多名客户的欢迎，这包括通信、网络、云计算和存储、工业、汽车和国防等领域。通过前沿的可编程解决方案实现价值, 瞄准电子设计的未来发展，Altera 可编程解决方案的产品面市时间更快，相对于昂贵而且高风险的 ASIC 开发和不灵活的 ASSP 以及数字信号处理器等更具优势。不仅仅是可编程逻辑产品以前所服务的市场，Altera 还为更广阔的市场领域提供更大的价值。… text/html 2016-05-27T10:12:45+08:00 https://wiki.stepfpga.com/alu?rev=1464315165&do=diff An arithmetic logic unit (ALU) is a digital electronic circuit that performs arithmetic and bitwise logical operations on integer binary numbers. This is in contrast to a floating-point unit (FPU), which operates on floating point numbers. An ALU is a fundamental building block of many types of computing circuits, including the central processing unit (CPU) of computers, FPUs, and graphics processing units (GPUs). A single CPU, FPU or GPU may contain multiple ALUs. text/html 2021-10-03T02:31:31+08:00 https://wiki.stepfpga.com/alu_fpga?rev=1633199491&do=diff ALU设计 /* ALU Arithmetic and Logic Operations ---------------------------------------------------------------------- |ALU_Sel| ALU Operation ---------------------------------------------------------------------- | 0000 | ALU_Out = A + B; ---------------------------------------------------------------------- | 0001 | ALU_Out = A - B; ---------------------------------------------------------------------- | 0010 | ALU_Out = A * B; ------------------------------------------------------… text/html 2018-09-13T17:06:37+08:00 https://wiki.stepfpga.com/always?rev=1536829597&do=diff always语句总是循环执行,或者说此语句重复执行。 只有寄存器类型数据能够在这种语句中被赋值。寄存器类型数据在被赋新值前保持原有值不变。所有的初始化语句和always语句在0时刻并发执行。 text/html 2024-06-30T14:00:26+08:00 https://wiki.stepfpga.com/analog_circuit_learning_kit?rev=1719727226&do=diff 基于FPGA的虚拟仪器 - 模拟/数字系统学习/实训平台 这是一套专为模拟电路工程化设计学习而设计的学习、训练套件，基于小脚丫FPGA做核心控制，涵盖了模拟电路的主要知识点。 [3D效果图] 设计目标： text/html 2016-06-25T22:36:57+08:00 https://wiki.stepfpga.com/analog_devices_inc?rev=1466865417&do=diff ADI公司(纳斯达克代码: ADI)又名亚德诺半导体技术（上海）有限公司是高性能模拟、混合信号和数字信号处理(DSP)集成电路(IC)设计、制造和营销方面世界领先的企业，产品涉及几乎所有类型的电子电器设备。 自1965年成立以来，ADI一直专注于积极应对电子设备中信号处理的相关工程挑战。 全世界有超过100,000家客户在使用ADI的信号处理产品，这些产品在转换、调节、处理物理现象时发挥着十分重要的作用，例如将温度、压力、声音、光、速 度和运动转换为电信号以用于各种电子设备。 ADI关注重要的战略市场，在这些市场ADI的信号处理技术经常是帮助客户产品实现差异化的关键因素，如工业、汽车、通信和消费电子市场等。… text/html 2017-03-28T02:57:01+08:00 https://wiki.stepfpga.com/analog_discovery_2_%E5%8F%82%E8%80%83%E6%89%8B%E5%86%8C?rev=1490641021&do=diff Analog Discovery 2 参考手册 1. 概述 The Digilent Analog Discovery 2™, developed in conjunction with Analog Devices®, is a multi-function instrument that allows users to measure, visualize, generate, record, and control mixed signal circuits of all kinds. The low-cost Analog Discovery 2 is small enough to fit in your pocket, but powerful enough to replace a stack of lab equipment, providing engineering students, hobbyists, and electronics enthusiasts the freedom to work with analog and digital circui… text/html 2018-09-14T08:50:30+08:00 https://wiki.stepfpga.com/and?rev=1536886230&do=diff 对于and、nand、nor、or、xor、xnor， * 它们都只能有一个输出端口，可以有多个输入端口，其中输出端口是第一个端口。 * 从逻辑上nand=~and，nor=~or，xnor=~xor。 例子： and a1 （out， in1， in2）； text/html 2016-11-10T06:29:53+08:00 https://wiki.stepfpga.com/android%E6%99%BA%E8%83%BD%E7%A1%AC%E4%BB%B6%E4%B8%80%E6%9C%88%E5%AE%9E%E6%88%98%E5%9F%B9%E8%AE%AD?rev=1478730593&do=diff 本实战培训为期4周，基于树莓派3代，在此基础上进行硬件扩展，同时学习智能手机的Android编程，通过智能手机控制树莓派扩展硬件的运行，在实训中让学员熟悉PCB设计的流程和规范，也强调英文文档的阅读和项目的总结、报告。 学习的知识点： text/html 2019-03-20T15:34:22+08:00 https://wiki.stepfpga.com/arduino?rev=1553067262&do=diff step text/html 2025-11-07T14:25:39+08:00 https://wiki.stepfpga.com/arduino_nano%E5%85%BC%E5%AE%B9%E6%A8%A1%E5%9D%97?rev=1762496739&do=diff 7. Arduino Nano开发模块 模块描述 Arduino Nano是基于ATmega328P的小型开发板，完全兼容Arduino生态系统，拥有丰富的库函数和社区支持。板载USB转串口芯片（CH340G），可直接通过USB下载程序和供电。具有14个数字I/O口（6个PWM）、8个模拟输入、16MHz主频。特别适合快速原型验证、传感器数据采集、简单控制等电赛应用，开发简单快速。 text/html 2019-06-10T22:40:17+08:00 https://wiki.stepfpga.com/ascii%E8%A1%A8?rev=1560177617&do=diff ASCII表 ---------- ASCII控制字符(十进制0-31) ASCII 可打印字符 (十进制 32-127) 扩展ASCII码(十进制128-255) 扩展ASCII编码 编码页 437 (MS-DOS扩展的ASCII) text/html 2016-05-26T21:06:09+08:00 https://wiki.stepfpga.com/asic?rev=1464267969&do=diff An application-specific integrated circuit (ASIC) /ˈeɪsɪk/, is an integrated circuit (IC) customized for a particular use, rather than intended for general-purpose use. For example, a chip designed to run in a digital voice recorder or a high-efficiency Bitcoin miner is an ASIC. Application-specific standard products (ASSPs) are intermediate between ASICs and industry standard integrated circuits like the 7400 or the 4000 series. text/html 2018-09-13T17:23:16+08:00 https://wiki.stepfpga.com/assign?rev=1536830596&do=diff assign过程连续赋值的使用规则如下。 * 对变量的assign过程连续赋值优先于（override）所有的其他过程赋值。 * deassign过程语句用于终止对此变量的assign过程连续赋值。 * 对变量做assign过程连续赋值时，变量的值就保持不变，直到通过过程赋值或过程连续赋值对这个变量赋一个新值。 text/html 2021-09-13T01:17:29+08:00 https://wiki.stepfpga.com/async_verilog_source?rev=1631467049&do=diff 异步串行通信Verilog源代码 //////////////////////////////////////////////////////// // UART RX and TX module // The UART settings are fixed // TX: 8-bit data, 2 stop, no-parity // RX: 8-bit data, 1 stop, no-parity (the receiver can accept more stop bits of course) //`define SIMULATION // in this mode, TX outputs one bit per clock cycle // and RX receives one bit per clock cycle (for fast simulations) //////////////////////////////////////////////////////// module async_transmi… text/html 2019-06-05T15:40:35+08:00 https://wiki.stepfpga.com/atx%E7%94%B5%E6%BA%90%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559720435&do=diff ATX电源接口引脚定义 24-针 ATX12V 2.x 20-针 ATX连接器忽略了最后四个管脚: 11, 12, 23, 24) 管脚 8, 13和16为控制信号: - “Power On” 由PSU拉高到+5V, 且必须被拉低以启动PSU。 - “Power good” 为低，当其它输出还没有达到或脱离其准确的电压。 - text/html 2018-09-17T09:59:28+08:00 https://wiki.stepfpga.com/automatic?rev=1537149568&do=diff 在Verilog-2001中增加了一个新的关键字：automatic。该关键字可以让任务或函数在运行中从新调用该任务和函数。 function automatic [63:0] factorial; input [31:0] n; if (n == 1) factorial = 1; else factorial = n * factorial(n-1); endfunction text/html 2016-06-29T16:07:17+08:00 https://wiki.stepfpga.com/avr?rev=1467187637&do=diff AVR单片机是1997年由ATMEL公司研发出的增强型内置Flash的RISC(Reduced Instruction Set CPU) 精简指令集高速8位单片机。AVR的单片机可以广泛应用于计算机外部设备、工业实时控制、仪器仪表、通讯设备、家用电器等各个领域。 1997年，由Atmel公司挪威设计中心的A先生和V先生，利用Atmel公司的Flash新技术，共同研发出RISC精简指令集高速8位单片机，简称AVR。 text/html 2019-05-31T09:54:58+08:00 https://wiki.stepfpga.com/awg%E5%92%8Cswg%E7%BA%BF%E8%A7%84?rev=1559267698&do=diff AWG和SWG线规 ---------- text/html 2019-09-17T14:50:32+08:00 https://wiki.stepfpga.com/baseboard_arduino?rev=1568703032&do=diff 更多与FPGA相关的技术信息访问我们的电子森林资源网站以及小脚丫FPGA的资源专页，你也可以利用电子森林平台以脑图的方式做笔记整理自己的学习心得，并将有分享价值的信息发布出来，供其他人阅读。 支持Arduino接口的STEP FPGA扩展板 text/html 2019-09-17T14:50:48+08:00 https://wiki.stepfpga.com/baseboard_rpi?rev=1568703048&do=diff 更多与FPGA相关的技术信息访问我们的电子森林资源网站以及小脚丫FPGA的资源专页，你也可以利用电子森林平台以脑图的方式做笔记整理自己的学习心得，并将有分享价值的信息发布出来，供其他人阅读。 支持树莓派接口的STEP FPGA扩展板 text/html 2016-06-27T22:41:29+08:00 https://wiki.stepfpga.com/basys3%E5%BC%80%E5%8F%91%E6%9D%BF?rev=1467038489&do=diff BASYS 3 开发板 BASYS 3开发板简介! 在这里你可以获取到BASYS 3开发板所有的参考资料。 BASYS 3是一款Digilent公司（现已被NI收购）推出的、采用Vivado套件设计的、基于Xilinx的FPGA开发的入门级FPGA学习／开发板，板载赛灵思 text/html 2016-06-27T14:44:40+08:00 https://wiki.stepfpga.com/basys_3?rev=1467009880&do=diff BASYS 3 开发板 BASYS 3开发板简介! 在这里你可以获取到BASYS 3开发板所有的参考资料。 BASYS 3是一款采用Vivado套件设计的入门级的FPGA开发板，板载赛灵思Artix 7系列的FPGA产品。 BASYS 3包含所有BASYS板中的标准功能：完成准备使用的硬件，收集了大量的板载I / O设备，所有需要FPGA支持电路，以及开发工具的免费版本 ，所有的都是在学生都可以接收的价格。 text/html 2021-09-12T10:59:24+08:00 https://wiki.stepfpga.com/bcd_to_7seg_decoder?rev=1631415564&do=diff 7段数码管显示 1. 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握数码管驱动； * （3）学习用Verilog HDL描述数码管驱动电路。 2. 实验任务 text/html 2021-09-12T11:59:49+08:00 https://wiki.stepfpga.com/bch_encoder?rev=1631419189&do=diff BCH编码器 1. 实验内容 通过本实验了解BCH编译码原理，能够用Verilog HDL或者VHDL编写BCH编译码程序。本实验要求实现BCH（15，7，2）编译码功能，加入信道噪声进行，比较译码结果。 2. 实验原理 text/html 2016-10-21T22:16:13+08:00 https://wiki.stepfpga.com/beaglebone_black_%E5%BC%80%E5%8F%91%E6%9D%BF?rev=1477059373&do=diff BeagleBone Black 开发板 BeagleBone Black简介 BeagleBone Black 是一款社区支持的低成本开发平台，面向 ARM® Cortex™-A8 处理器开发人员和业余爱好者。 不到 10 秒即可启动 Linux，5 分钟内即可开始 Sitara™ AM335x ARM Cortex-A8 处理器的开发 text/html 2018-09-14T16:31:01+08:00 https://wiki.stepfpga.com/begin?rev=1536913861&do=diff verilog 中 begin-end 用法就是一个模块的起始和结束的标记 在 verilog 中， begin -- end 就是一个模块 （相当于 C语言的一段程序）的起始和结束的标记。 非常类似于 C语言中的 大括号 （{……}）。 text/html 2021-10-10T22:53:10+08:00 https://wiki.stepfpga.com/binary2bcd?rev=1633877590&do=diff 二进制到BCD码转换 1. 理论基础 在单片机里面，如：显示个温度值，这时，要取一个数的个位、十位、百位，可以用/和 %（求商和求余）来解决。 但是，在FPGA里面用求商和求余将会非常消耗资源，这样就必须用到二进制转BCD码了，这里介绍一种简单的加3移位算法。 注：B代表二进制，D代表十进制，0x代表十六进制，BCD为BCD码,下同。 text/html 2021-09-28T11:09:17+08:00 https://wiki.stepfpga.com/binary_multiplication?rev=1632798557&do=diff 乘法器 1. 设计需求 * 掌握乘法器的工作原理 * 掌握组合逻辑的设计 * 基于小脚丫STEP FPGA Base Board开发平台实现乘法器的设计 2. 原理 FPGA实现乘法器的设计可以有多种方法，可以设计为串行的和并行的： text/html 2016-08-03T19:28:41+08:00 https://wiki.stepfpga.com/blink?rev=1470223721&do=diff Blink程序 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // File name : blink.v // Module name : blink // Author : Step // Description : Flashing LED under a second clock cycle // Web : www.stepfpga.com // // -------------------------------------------------------------------- // Code Revision History : // --… text/html 2016-08-03T19:33:12+08:00 https://wiki.stepfpga.com/blink_test?rev=1470223992&do=diff Blink的测试文件程序 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // File name : blink_test.v // Module name : blink_test // Author : STEP // Description : testbench for blink.v // Web : www.stepfpga.com // // -------------------------------------------------------------------- // Code Revision History… text/html 2016-06-06T16:44:27+08:00 https://wiki.stepfpga.com/bom?rev=1465202667&do=diff A bill of materials or product structure (sometimes bill of material, BOM or associated list) is a list of the raw materials, sub-assemblies, intermediate assemblies, sub-components, parts and the quantities of each needed to manufacture an end product. A BOM may be used for communication between manufacturing partners, or confined to a single manufacturing plant. A bill of materials is often tied to a production order whose issuance may generate reservations for components in the bill of materi… text/html 2021-09-13T10:56:16+08:00 https://wiki.stepfpga.com/breath_led?rev=1631501776&do=diff 呼吸灯 1. 硬件平台 * STEP-MXO2第一代 2. 设计要求 * 掌握PWM的原理 * 了解LED通过PWM调亮度的方法 * 基于STEP-MXO2第一代平台实现周期为2s的呼吸灯设计 3. 工作原理 呼吸灯：顾名思义，灯光的亮度在控制下不断的在亮和灭之间逐渐变化，感觉好像是人在呼吸。控制LED的亮度总体有两种方法，一种是给LED灯上施加模拟信号（可以串接可调电阻或DAC输出模拟信号），通过改变流经LED上的电流控制LED灯的亮度；另一种是使用PWM，给LED灯上施加数字信号，通过调整数字信号的占空比（调整占空比 = 调整有效值）来控制LED灯的亮度。这里我们的呼吸灯就是采用第二种PWM的方法实现。… text/html 2016-06-15T11:44:08+08:00 https://wiki.stepfpga.com/breath_led.v?rev=1465962248&do=diff 呼吸灯设计文件 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Breath_led // // Author: Step // // Description: PWM-Breath_led // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // ----------------------------------------------------------------… text/html 2016-06-15T11:45:25+08:00 https://wiki.stepfpga.com/breath_led_test.v?rev=1465962325&do=diff 呼吸灯测试文件 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Breath_led_test // // Author: Step // // Description: Testbench for Water_led // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // -------------------------------------------------… text/html 2026-01-17T17:36:02+08:00 https://wiki.stepfpga.com/buck-boost%E5%8F%8C%E5%90%91%E5%8F%98%E6%8D%A2%E6%A8%A1%E5%9D%97?rev=1768642562&do=diff Buck-Boost 稳压模块（3–12V → 固定输出） 1. 模块描述 当输入电压 可能高于或低于输出电压 时的万能稳压方案。 ---------- 2. 工作原理 * 四开关 Buck-Boost 或 SEPIC 拓扑 * 自动在 Buck / Boost 模式间切换 text/html 2018-09-14T08:54:29+08:00 https://wiki.stepfpga.com/buf?rev=1536886469&do=diff 对于buf、not， * 它们都只能有一个输入端口，可以有多个输出端口，其中输入端口是最后的端口。 * 从逻辑上not=~buf。 例子： buf b1 （out1， out2， out3， in）； text/html 2018-09-14T08:59:01+08:00 https://wiki.stepfpga.com/bufif0%E2%80%82?rev=1536886741&do=diff 对于bufif1、bufif0、notif1、notif0， * 它们只能有一个数据输出端口、一个数据输入端口和一个控制输入端口，第一个端口是数据输出端口，第二个端口是数据输入端口，第三个端口是控制输入端口。 text/html 2018-09-14T08:59:13+08:00 https://wiki.stepfpga.com/bufif1%E2%80%82?rev=1536886753&do=diff 对于bufif1、bufif0、notif1、notif0， * 它们只能有一个数据输出端口、一个数据输入端口和一个控制输入端口，第一个端口是数据输出端口，第二个端口是数据输入端口，第三个端口是控制输入端口。 text/html 2026-01-18T20:23:58+08:00 https://wiki.stepfpga.com/can%E6%80%BB%E7%BA%BF%E9%80%9A%E4%BF%A1%E6%A8%A1%E5%9D%97?rev=1768739038&do=diff CAN 总线接口模块（SN65HVD230 等） 模块描述 CAN 用于 多节点可靠通信、仲裁优先级、抗干扰；电赛里适合做“多控制器协同”（主控 + 从控）或“车/机器人网络化”。 原理 MCU 的 CAN 控制器（或外置 MCP2515）输出 CAN text/html 2018-09-14T15:52:12+08:00 https://wiki.stepfpga.com/case?rev=1536911532&do=diff 在Verilog中，case语句就是所有包含在case和endcase之间的代码(也包括casex和casez)，逻辑上等价于if-else-if语句，如下所示： //Case Statement - General Form case (case_expression) case_item1 : case_item_statement1; case_item2 : case_item_statement2; case_item3 : case_item_statement3; case_item4 : case_item_statement4; default : case_item_statement5; endcase text/html 2018-09-14T14:53:54+08:00 https://wiki.stepfpga.com/casex?rev=1536908034&do=diff 在case语句中，敏感表达式与各项值之间的比较，是一种全等比较。 casez与casex语句是case语句的两种变体，三者的表示形式中唯一的区别是三个关键词case、casez、casex的不同。 在casez语句中，如果分支表达式某些位的值为高阻z，那么对这些位的比较就会忽略，不予考虑，而只关注其他位的比较结果。 text/html 2018-09-14T14:54:03+08:00 https://wiki.stepfpga.com/casez?rev=1536908043&do=diff 在case语句中，敏感表达式与各项值之间的比较，是一种全等比较。 casez与casex语句是case语句的两种变体，三者的表示形式中唯一的区别是三个关键词case、casez、casex的不同。 在casez语句中，如果分支表达式某些位的值为高阻z，那么对这些位的比较就会忽略，不予考虑，而只关注其他位的比较结果。 text/html 2021-08-17T10:20:02+08:00 https://wiki.stepfpga.com/circuitjs_digital?rev=1629166802&do=diff 在线仿真工具CircuitJS上的数字电路案例（这部分未来会整合在在数字电路部分） * 组合逻辑 * 异或 * 半加器 * 全加器 * 2-4译码器 * 优先编码器 * 2到1多路复用器 * 多数逻辑 * 2比特比较器 * 7-段LED译码器 * text/html 2016-06-29T15:44:36+08:00 https://wiki.stepfpga.com/cisc?rev=1467186276&do=diff CISC是台式计算机系统的基本处理部件，每个微处理器的核心是运行指令的电路。指令由完成任务的多个步骤所组成，把数值传送进寄存器或进行相加运算。CISC是一种执行整套计算机指令的微处理器，起源于80年代的MIPS主机（即RISC机），RISC机中采用的微处理器统称RISC处理器。这样一来，它能够以更快的速度执行操作（每秒执行更多百万条指令，即MIPS）。因为计算机执行每个指令类型都需要额外的晶体管和电路元件，计算机指令集越大就会使微处理器更复杂，执行操作也会更慢。… text/html 2018-09-14T09:04:21+08:00 https://wiki.stepfpga.com/cmos?rev=1536887061&do=diff MOS开关有cmos、nmos、pmos、rcmos、rnmos、rpmos。 例子： pmos p1 (out, data, control1); 例子： cmos (w, datain, ncontrol, pcontrol); //is equivalent to: nmos (w, datain, ncontrol); pmos (w, datain, pcontrol); text/html 2021-09-12T09:06:14+08:00 https://wiki.stepfpga.com/code_system?rev=1631408774&do=diff 码制 1.数字系统 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。人类已经进入到了数字时代，数字系统在我们日常生活中愈发重要，并广泛应用于通信、商贸、交通控制、航空航天、医疗、天气检测、互联网等等重要领域。人们从而拥有了数字电话、数字电视、数字通用光盘、数字相机等等数字化设备。数字系统的一个特性是其通用性，它可以执行一系列的指令，对给定程序进行操作和处理；它的另一特性是具备描述和处理离散信息的能力… text/html 2016-06-29T16:19:45+08:00 https://wiki.stepfpga.com/color_led.v?rev=1467188385&do=diff 三色灯设计代码 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Color_led // // Author: Step // // Description: Color_led // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // -------------------------------------------------------------------- … text/html 2017-08-01T21:10:57+08:00 https://wiki.stepfpga.com/competition?rev=1501593057&do=diff FPGA在全国大学生电子设计大赛中的应用参考 每两年一度、每届有上万个团队参加的全国高校最大的赛事“全国大学生电子设计竞赛”今年正如火如荼地准备中，在7个大的竞赛类别中除了“电源”、“放大器”、“高频无线电”三个类别之外，其它4个大类的题目都可以用到 text/html 2022-06-25T17:59:20+08:00 https://wiki.stepfpga.com/contest_board_dds?rev=1656151160&do=diff 在电赛训练板上实现DDS的功能 关于用FPGA实现DDS的过程可以参考文档：DDS生成任意波形的方法及Verilog代码实例 基于小脚丫FPGA核心板的电赛训练板 1. 顶层模块 FPGA片内逻辑的结构框图如上图所示，FPGA片上实现的逻辑包括： * text/html 2022-08-16T22:14:07+08:00 https://wiki.stepfpga.com/contest_training_board?rev=1660659247&do=diff FPGA电赛训练板 1 概述 基于小脚丫FPGA核心板的电赛训练板 2 硬件规范 3 上电测试 4 使用说明 5 文档资料 * 项目链接：基于小脚丫FPGA的电赛训练平台的活动项目汇总 * 资源链接：电赛综合训练板相关项目、参考代码 6 引脚定义 7 产品包装 8 购买链接 淘宝店购买链接 - 99元～618元，取决于不同的配置 text/html 2021-09-12T11:48:53+08:00 https://wiki.stepfpga.com/counters?rev=1631418533&do=diff 计数器 原理 * 计数器介绍 * 同步计数器 * 异步计数器 * 外部链接 * 环形计数器和扭环形计数器 * 外部链接 案例 * 环形计数器 * 扭环形计数器 * 分频器 * 秒表计数器 text/html 2016-05-26T21:14:29+08:00 https://wiki.stepfpga.com/cpld?rev=1464268469&do=diff A complex programmable logic device (CPLD) is a programmable logic device with complexity between that of PALs and FPGAs, and architectural features of both. The main building block of the CPLD is a macrocell, which contains logic implementing disjunctive normal form expressions and more specialized logic operations. text/html 2018-09-17T10:08:31+08:00 https://wiki.stepfpga.com/cpu%E7%9A%84%E5%9F%BA%E7%A1%80%E7%9F%A5%E8%AF%86?rev=1537150111&do=diff CPU基础知识 text/html 2021-09-12T11:35:41+08:00 https://wiki.stepfpga.com/d_ff?rev=1631417741&do=diff 带边沿触发的D触发器 1. 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握D触发器原理； * （3）学习用Verilog HDL语言行为机描述方法描述D触发器电路。 text/html 2022-07-20T10:24:54+08:00 https://wiki.stepfpga.com/dac%E6%95%B0%E6%A8%A1%E8%BD%AC%E6%8D%A2%E6%A8%A1%E5%9D%97?rev=1658283894&do=diff 基于STEP FPGA的PCF8591的DAC（I2C）功能驱动 本节将和大家一起使用FPGA驱动底板上的PCF8591的DAC转换（I2C）功能。 ====硬件说明==== PCF8591是集成了4路ADC和1路DAC的芯片，使用I2C总线通信。 I2C总线是由Philips公司开发的一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件，然后主机接收从器件发送的数据，最后由主机终止接收过程。这里不做过多的讲解，硬件连接如下：… text/html 2016-07-14T02:48:59+08:00 https://wiki.stepfpga.com/dac?rev=1468435739&do=diff 首先得说，模数转换器（ADC）和数模转换器（DAC）是连接模拟世界和数字世界的桥梁，对于信号的数字化革命起到了巨大的作用。 其中的数模转换器，英文有多种说法，主要的有DAC，D/A，D-A, D2A, D-to-A，它是将数字信号（一般为二进制）转换为模拟量（电流、电压或电荷）的一种功能。模数转换器（ADC）则正好相仿。与模拟信号不同的是，数字信号即便经过很复杂的系统也可以无损耗低进行传输、处理以及存储。… text/html 2021-10-03T02:23:44+08:00 https://wiki.stepfpga.com/data_comparator?rev=1633199024&do=diff 数字逻辑中的数据比较器 原理 * 数字比较器 案例 * 一位二进制比较器 * 2位二进制比较器 text/html 2021-09-12T11:00:44+08:00 https://wiki.stepfpga.com/data_selector?rev=1631415644&do=diff 组合逻辑中的数据选择器 原理 案例 * 四选一数据选择器 * 八选一数据选择器 * 级联扩展 * 数据选择器实现任意组合逻辑电路 text/html 2016-05-26T21:34:39+08:00 https://wiki.stepfpga.com/dcm?rev=1464269679&do=diff A digital clock manager (DCM) is an electronic component available on some FPGAs (notably ones produced by Xilinx). A DCM is useful for manipulating clock signals inside the FPGA, and to avoid clock skew which would introduce errors in the circuit. Uses of DCM text/html 2019-03-19T16:52:51+08:00 https://wiki.stepfpga.com/dcpowersupply?rev=1552985571&do=diff 综述 分类 分类1 分类2 分类3 主要厂商 * 厂商1 * 厂商2 * 厂商3 * 关键指标 主要功能和正确使用 仪器的制作 硬件 软件 参考设计案例 参考资料 使用技巧 text/html 2016-05-30T18:53:53+08:00 https://wiki.stepfpga.com/ddr3?rev=1464605633&do=diff Double data rate type three SDRAM (DDR3 SDRAM) is a type of synchronous dynamic random-access memory (SDRAM) with a high bandwidth (“double data rate”) interface, and has been in use since 2007. It is the higher-speed successor to DDR and DDR2 and predecessor to DDR4 synchronous dynamic random-access memory (SDRAM) chips. DDR3 SDRAM is neither forward nor backward compatible with any earlier type of random-access memory (RAM) because of different signaling voltages, timings, and other factors.… text/html 2017-03-13T10:43:45+08:00 https://wiki.stepfpga.com/dds?rev=1489373025&do=diff 概述 随着数字技术在仪器仪表和通信系统中的广泛使用，可从参考频率源产生多个频率的数字控制方法诞生了，即直接数字频率合成(DDS)。其基本架构如图1所示。该简化模型采用一个稳定时钟来驱动存储正弦波(或其它任意波形)一个或多个整数周期的可编程只读存储器(PROM)。随着地址计数器逐步执行每个存储器位置，每个位置相应的信号数字幅度会驱动DAC，进而产生模拟输出信号。最终模拟输出信号的频谱纯度主要取决于DAC。相位噪声主要来自参考时钟。… text/html 2023-03-20T16:33:23+08:00 https://wiki.stepfpga.com/dds_verilog?rev=1679301203&do=diff DDS生成任意波形的方法及Verilog代码实例 DDS是一种用于通过单个固定频率的参考时钟信号生成任意波形的频率合成器，被广泛用于测试测量仪表和通信系统中。也是学习FPGA、大学生电子设计竞赛备赛必学的原理性技能，在这里我们通过FPGA text/html 2018-09-14T09:17:51+08:00 https://wiki.stepfpga.com/deassign%E2%80%82?rev=1536887871&do=diff assign过程连续赋值的使用规则如下。 * 对变量的assign过程连续赋值优先于（override）所有的其他过程赋值。 * deassign过程语句用于终止对此变量的assign过程连续赋值。 * 对变量做assign过程连续赋值时，变量的值就保持不变，直到通过过程赋值或过程连续赋值对这个变量赋一个新值。 text/html 2016-06-12T17:17:34+08:00 https://wiki.stepfpga.com/debounce.v?rev=1465723054&do=diff 按键消抖设计代码 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Debounce // // Author: Step // // Description: Debounce for button with FPGA/CPLD // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // ---------------------------------------------… text/html 2016-06-29T16:22:42+08:00 https://wiki.stepfpga.com/debounce1.v?rev=1467188562&do=diff 按键消抖设计代码 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Debounce1 // // Author: Step // // Description: Debounce for button with FPGA/CPLD // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // --------------------------------------------… text/html 2021-10-02T16:32:25+08:00 https://wiki.stepfpga.com/decimal_bcd_encoder?rev=1633163545&do=diff 组合逻辑中的 1. 知识点 2. CircuitJS电路仿真 3. 原理图 4. Verilog代码 5. 管脚分配 6. 板上验证 text/html 2016-06-06T11:05:08+08:00 https://wiki.stepfpga.com/decode38.v?rev=1465182308&do=diff 38译码器 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Decode38 // // Author: Step // // Description: Decode38 // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // -------------------------------------------------------------------- // V… text/html 2016-06-06T11:04:48+08:00 https://wiki.stepfpga.com/decode38_test.v?rev=1465182288&do=diff 38译码器测试文件 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Decode38_test // // Author: Step // // Description: Testbench for Decode38 // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // --------------------------------------------------… text/html 2018-09-17T10:04:31+08:00 https://wiki.stepfpga.com/default?rev=1537149871&do=diff 组合逻辑的case最好要有default，因为如果你的case不全，就会产生锁存器。及时你的case都包含全了，但是还是建议加上default，因为万一你哪天该代码，把某个case给去掉了，就会产生隐含的latch。所以，最好加上default。 text/html 2018-09-17T09:12:39+08:00 https://wiki.stepfpga.com/defparam%E2%80%82?rev=1537146759&do=diff 当一个模块引用另外一个模块时，高层模块可以改变低层模块用parameter定义的参数值，改变低层模块的参数值可采用以下方式： defparam 重定义参数 语法：defparam path_name = value ; 低层模块的参数可以通过层次路径名重新定义，如下例： text/html 2019-03-10T21:26:18+08:00 https://wiki.stepfpga.com/designtool?rev=1552224378&do=diff text/html 2018-10-24T15:04:47+08:00 https://wiki.stepfpga.com/dev_board?rev=1540364687&do=diff * BASYS3开发板 * ADI EVAL-CN0234-SDPZ 开发板 * DragonBoard 410C * STM32L152开发板 * NUCLEO_L073RZ * ST NUCLEO-F746ZG * BeagleBone Black 开发板 * STM32100E-EVAL（STM32100） * MSP430FR4133 LaunchPad 开发套件 * LinkIt™ 7687 HDK 开发板 text/html 2016-06-27T09:38:42+08:00 https://wiki.stepfpga.com/dialog_semiconductor?rev=1466991522&do=diff Dialog半导体官网 text/html 2021-01-19T17:24:17+08:00 https://wiki.stepfpga.com/diamond?rev=1611048257&do=diff Diamond的使用 Diamond集成开发系统是Lattice最先进的设计和实现工具，支持Windows（32位和64位）、Linux（32位和64位）以及命令行的调用。Windows系统软件大小大约为1.6GB，相对于Altera和Xilinx的系统算相对轻型的，但由于其软件直接从国外的服务器上下载，还是需要很长的时间，有时候由于网络连接的不稳定，会导致下载中断，因此我们在云盘备份了一套最新的Diamond系统供大家下载。 text/html 2022-07-20T10:27:39+08:00 https://wiki.stepfpga.com/digital_circuit_exp?rev=1658284059&do=diff 小脚丫核心板上的实验例程 硬件平台介绍 * 核心板：Lattice XO2-4000HC * 核心板：Lattice XO2-4000 U盘模式 软件环境使用 * Diamond * 快速上手STEP-MXO2第二代 * Diamond安装及配置 * Diamond安装常见问题解答 数字电路实验教程 本实验教程是基于小脚丫核心板：Lattice XO2-4000HC硬件为基础平台，配合数字电路课程学习的基础教程。 text/html 2021-10-09T15:45:59+08:00 https://wiki.stepfpga.com/digital_logic_adder?rev=1633765559&do=diff 组合逻辑中的加法器、减法器 加减法器是构成处理器的重要部分，本节主要整理了与加减法相关的一些案例，主要有半加器、全加器、并行加法器（使用多级全加器）、半减器、全减器以及并行加/减组合电路。 在数字计算机中，加减法是2个最基本的算术操作，如果这两种操作能够正确实现，乘法和除法任务也就变得非常简单，乘法可以看作是加法的重复，除法可以看成是减法的重复。… text/html 2021-09-12T10:52:43+08:00 https://wiki.stepfpga.com/digital_logic_decoder?rev=1631415163&do=diff 组合逻辑中的译码器 原理 案例 * 二进制译码器 * 2-4译码器 * 3-8译码器 * 二-十进制译码器 * 显示译码器 * BCD-七段显示译码器 * BCD到7段数码管显示 text/html 2021-09-12T11:12:45+08:00 https://wiki.stepfpga.com/digital_logic_demux?rev=1631416365&do=diff * 解复用 text/html 2021-09-12T11:59:11+08:00 https://wiki.stepfpga.com/digital_logic_encoder?rev=1631419151&do=diff 数字逻辑 - 编码器 原理 案例 * 二进制编码器 * 二-十进制优先编码器 * BCH编码器 * 二进制编码器 * 优先编码器 text/html 2021-09-12T11:12:32+08:00 https://wiki.stepfpga.com/digital_logic_mux?rev=1631416352&do=diff * 复用器 text/html 2022-03-21T10:36:13+08:00 https://wiki.stepfpga.com/digital_logic_tutorial?rev=1647830173&do=diff 数字电路教程 1 我们身处数字逻辑的世界 * 我们身处的“数字逻辑”世界 * 数字逻辑世界的信息表征 - 数制及编码 * 学习要点： * 了解数制、码制的基本概念； * 掌握常用数制（二进制、八进制、十进制、十六进制）及其转换方法； text/html 2021-10-03T01:56:09+08:00 https://wiki.stepfpga.com/digital_system_design?rev=1633197369&do=diff 数字系统设计教程 - 周祖成老师著 * LED灯实验 * 脉冲发生器实验 * 脉宽调制（PWM）实验 * 波形发生器实验 * 键盘扫描及数码管显示实验 * 计算器实验 * 数字钟实验 * SRAM接口实验 * 串行接口实验 * I2C接口实验 * BCH编码实验 * 音频接口实验 * VGA接口实验 * 视频接口实验 * 液晶屏和触摸屏实验 * NIOS II系统入门实验 * uClinux实验 text/html 2022-08-16T21:33:30+08:00 https://wiki.stepfpga.com/dip40?rev=1660656810&do=diff DIP40 双列直插封装 DIP40，双列直插，单边20个管脚，两边共计40个管脚，是一种标准的封装，尤其是早期的8051单片机等。这种封装跟面包板的孔距兼容。 [DIP40的尺寸信息] [ADI公司提供的DIP40封装信息] text/html 2018-09-14T13:33:58+08:00 https://wiki.stepfpga.com/disable%E2%80%82?rev=1536903238&do=diff disable语句提供了终止并发活动进程的能力，同时保持了Verilog过程描述的结构化本质。disable语句在处理意外情况时很有用，例如硬件中断或全局复位。 disable语句可以有如下用途。 * 提前结束task的执行。 text/html 2019-06-05T10:02:07+08:00 https://wiki.stepfpga.com/display_port%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559700127&do=diff Display Port引脚定义 Display Port 外部连接器(信号源一侧) 这是信号源一侧的管脚信息，信号接收端连接器通道0–3顺序相反; 例如，通道3在管脚1(n)和3(p) 而通道0在管脚10(n)和12(p). 管脚13和14可以直接或通过下拉电阻接地 text/html 2016-06-01T13:57:11+08:00 https://wiki.stepfpga.com/dled_disp?rev=1464760631&do=diff DLED_DISP程序 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: DLED_DISP // // Author: Step // // Description: Display with Nixie tube // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // ---------------------------------------------------… text/html 2016-05-26T21:33:03+08:00 https://wiki.stepfpga.com/dll?rev=1464269583&do=diff In electronics, a delay-locked loop (DLL) is a digital circuit similar to a phase-locked loop (PLL), with the main difference being the absence of an internal voltage-controlled oscillator, replaced by a delay line. A DLL can be used to change the phase of a clock signal (a signal with a periodic waveform), usually to enhance the clock rise-to-data output valid timing characteristics of integrated circuits (such as DRAM devices). DLLs can also be used for clock recovery (CDR). From the outside,… text/html 2016-05-25T13:43:59+08:00 https://wiki.stepfpga.com/dokuwiki?rev=1464155039&do=diff DokuWiki wiki:dokuwiki DokuWiki is a simple to use and highly versatile Open Source wiki software that doesn't require a database. It is loved by users for its clean and readable syntax. The ease of maintenance, backup and integration makes it an administrator's favorite. Built in text/html 2016-07-08T14:59:58+08:00 https://wiki.stepfpga.com/dragonboard_410c?rev=1467961198&do=diff DragonBoard 410C DragonBpard 410C简介! 在这里你可以获取到DragonBpard 410C单板计算机所有的参考资料。 DragonBpard 410C是一款基于高通应用处理器、符合96Boards规范的单板计算机，板载高通面向IoT应用领域的骁龙400系列应用处理器，集成了4核 64位Cortex-A53 处理器，以及Adreno306高性能图形运算处理器，配置1GB LPDDR3(533MHz)内存，8GB eMMC存储。整体性能较市场上主流产品“Raspberry Pi”提升至少10倍以上。 DragonBpard 410C 还是一款符合Linaro LCG组织的96Boards设计标准的开发板。96Boards是基于ARM架构芯片的开放平台规范，是第一个定义Cortex-A开发板的开放规范，基于96Boards标准开发的组件可以在任意兼容96Boards的平台上使用。Linaro LCG将全面推广符合Linaro制定的96Boards标准的开发板。… text/html 2025-11-07T14:27:11+08:00 https://wiki.stepfpga.com/dsp%E6%95%B0%E5%AD%97%E4%BF%A1%E5%8F%B7%E5%A4%84%E7%90%86%E6%A8%A1%E5%9D%97?rev=1762496831&do=diff 10. DSP数字信号处理器模块 模块描述 DSP（数字信号处理器）是专为高速数值运算优化的处理器，TMS320F28335是TI公司的32位浮点DSP，主频150MHz。具有哈佛结构、硬件乘法器、专用指令集，特别擅长FFT、滤波、PID控制等算法。片上集成12位ADC、PWM、CAN等外设，广泛应用于电机控制、电源变换、信号处理等电赛题目，是高性能运算的理想选择。 text/html 2016-05-29T11:00:53+08:00 https://wiki.stepfpga.com/dsp?rev=1464490853&do=diff A digital signal processor (DSP) is a specialized microprocessor (or a SIP block), with its architecture optimized for the operational needs of digital signal processing. The goal of DSPs is usually to measure, filter and/or compress continuous real-world analog signals. Most general-purpose microprocessors can also execute digital signal processing algorithms successfully, but dedicated DSPs usually have better power efficiency thus they are more suitable in portable devices such as mobile pho… text/html 2019-06-05T09:35:16+08:00 https://wiki.stepfpga.com/dvi%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559698516&do=diff DVI接口引脚定义 DVI (数字视频接口) 从正面看DVI-I母座 DVI连接器插头类型 DVI-I单连接(数字和模拟) DVI-I双连接(数字和模拟) DVI-D 单连接(只有数字) DVI-D双连接(只有数字) DVI-A (只有模拟) text/html 2019-03-25T21:33:46+08:00 https://wiki.stepfpga.com/electronics_design_contest?rev=1553520826&do=diff 扫描二维码，关注微信公众号“电子森林”，可以在手机上查看本网站的所有文章 本页面迁移到新的站点 - 电子森林<http://www.eetree.io> 新的页面名字为：<http://www.eetree.io/doc/electronics_design_contest>，敬请收藏访问 text/html 2018-09-14T10:08:02+08:00 https://wiki.stepfpga.com/else%E2%80%82?rev=1536890882&do=diff 与C语言中的if语句一样，if语句对应综合出来的逻辑具有优先级，靠前的逻辑少、路径短，靠后的逻辑多、路径长。 例子：else总是和它最近的if配对。 if (index > 0) if (rega > regb) result = rega; else //else applies to preceding if result = regb; text/html 2022-08-17T10:07:22+08:00 https://wiki.stepfpga.com/embedded_core_board?rev=1660702042&do=diff 嵌入式系统学习板 * RP2040核心板 * RP2040游戏机 * RP2040学习板 * RP2040扩展学习板 * STM32G031核心板 * STM32 DIY示波器 text/html 2018-09-14T16:31:08+08:00 https://wiki.stepfpga.com/end?rev=1536913868&do=diff verilog 中 begin-end 用法就是一个模块的起始和结束的标记 在 verilog 中， begin -- end 就是一个模块 （相当于 C语言的一段程序）的起始和结束的标记。 非常类似于 C语言中的 大括号 （{……}）。 text/html 2018-09-14T15:52:21+08:00 https://wiki.stepfpga.com/endcase%E2%80%82?rev=1536911541&do=diff 在Verilog中，case语句就是所有包含在case和endcase之间的代码(也包括casex和casez)，逻辑上等价于if-else-if语句，如下所示： //Case Statement - General Form case (case_expression) case_item1 : case_item_statement1; case_item2 : case_item_statement2; case_item3 : case_item_statement3; case_item4 : case_item_statement4; default : case_item_statement5; endcase text/html 2018-09-14T15:29:47+08:00 https://wiki.stepfpga.com/endfunction?rev=1536910187&do=diff 1．函数的定义 函数通过关键词 function 和 endfunction 定义，不允许输出端口声明（包括输出和双向端口） ，但可以有多个输入端口。函数定义的语法如下： function [range] function_id; input_declaration other_declarations procedural_statement endfunction text/html 2018-09-14T13:55:16+08:00 https://wiki.stepfpga.com/endgenerate?rev=1536904516&do=diff 一：generate Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，function，continous assignment，initial和always。在generate语句中可以引入if-else和case语句，根据条件不同产生不同的实例化。 text/html 2018-09-17T08:19:02+08:00 https://wiki.stepfpga.com/endmodule%E2%80%82?rev=1537143542&do=diff Verilog HDL程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两个语句之间。每个模块实现特定的功能。模块可以进行层次嵌套。 每个模块要进行端口定义,并说明输入输出口,然后对模块的功能进行行为逻辑描述。 text/html 2018-09-14T16:40:13+08:00 https://wiki.stepfpga.com/endprimitive?rev=1536914413&do=diff Verilog有内建原语如门，传输管，开关等，这些都是相当小的原语，如果我们需要更为复杂的原语，verilog提供了UDP，也就是用户定义原语（User Defined Primitives）. 使用UDP可以建模组合电路和时序电路。 text/html 2018-09-14T13:42:31+08:00 https://wiki.stepfpga.com/endspecify?rev=1536903751&do=diff 模块路径延迟是由specify块描述的，specify块是模块内包围在specify和endspecify之间的部分。specify块有如下用途。 * 描述模块路径（Module path），把延迟赋给这些路径。 * 执行时序检查（Timing check），确保模块输入端口上发生的事件满足模块的时序约束（Timing constraint）。 text/html 2018-09-17T09:38:25+08:00 https://wiki.stepfpga.com/endtable?rev=1537148305&do=diff Table Table 描述UDP的功能，语法很简单，表的每一行是一个条件，当一个输入改变，匹配输入条件得到输出。 Initial 初始赋值用于时序UDP的初始化。这个语句以initial关键字开始，紧接着的必须是一个赋值语句。 text/html 2018-09-17T09:54:20+08:00 https://wiki.stepfpga.com/endtask?rev=1537149260&do=diff 任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么这个任务是不会执行的。调用某个任务时可能需要它处理某些数据并返回操作结果，所以任务应当有接收数据的输入端和返回数据的输出端。另外，任务可以彼此调用，而且任务内还可以调用函数。 text/html 2025-11-07T14:26:14+08:00 https://wiki.stepfpga.com/esp32%E6%97%A0%E7%BA%BF%E6%8E%A7%E5%88%B6%E6%A8%A1%E5%9D%97?rev=1762496774&do=diff 8. ESP32无线控制模块 模块描述 ESP32是乐鑫公司推出的集成WiFi和蓝牙的双核MCU，采用Tensilica Xtensa LX6处理器，主频最高240MHz。内置WiFi 802.11b/g/n、蓝牙4.2/BLE，支持丰富的外设接口。板载4MB Flash，适合物联网、无线通信、远程控制等应用。特别适合电赛中需要无线通信、数据传输、远程监控的题目，是物联网应用的首选方案。 text/html 2019-03-22T11:02:50+08:00 https://wiki.stepfpga.com/esp32?rev=1553223770&do=diff 由Espressif Systems创造的ESP32是一款低成本、低功耗片上系统（SoC）系列，具有Wi-Fi和双模蓝牙功能。 ESP32系列包括芯片ESP32-D0WDQ6（和ESP32-D0WD）、ESP32-D2WD、ESP32-S0WD和系统级封装（SiP）ESP32-PICO-D4。 其核心是双核或单核Tensilica Xtensa LX6微处理器，时钟频率高达240MHz。 ESP32由内置天线开关、射频巴伦、功率放大器、低噪声接收放大器、滤波器和电源管理模块高度集成。 ESP32专为移动设备、可穿戴电子设备和物联网应用而设计，通过节能功能实现超低功耗，包括精细分辨率时钟门控、多种功率模式和动态功率调节。… text/html 2019-03-22T15:35:14+08:00 https://wiki.stepfpga.com/esp8266?rev=1553240114&do=diff 什么是“物联网” 在物联网（物联网）是日常物品的网络 - 嵌入有电子，软件，传感器和连接的物理物体，可实现数据交换。基本上，一个小型联网计算机附加到一个东西上，允许与该东西进行信息交换。无论是灯泡，烤面包机，冰箱，花盆，手表，风扇，飞机，火车，汽车还是其他任何东西，都可以将一台联网的计算机与它结合起来接受输入（特别是对象控制）或收集和生成信息性输出（通常是对象状态或其他感官数据）。这意味着计算机将渗透到我们周围的一切 - 无处不在的嵌入式计算设备，可唯一识别，网络互联。由于低成本，网络微控制器模块，物联网真正开始起飞。… text/html 2018-09-17T09:42:11+08:00 https://wiki.stepfpga.com/event%E2%80%82?rev=1537148531&do=diff Verilog里面可以定义事件(event)，可以对testbench里面的信号进行监测，满足事件触发条件就触发事件并引发相应的处理，Verilog里面的event只用于仿真，不能综合。 与Verilog里的事件相关的语法如下： text/html 2019-09-17T14:51:50+08:00 https://wiki.stepfpga.com/ext_calculator?rev=1568703110&do=diff 更多与FPGA相关的技术信息访问我们的电子森林资源网站以及小脚丫FPGA的资源专页，你也可以利用电子森林平台以脑图的方式做笔记整理自己的学习心得，并将有分享价值的信息发布出来，供其他人阅读。 计算器扩展功能模块 text/html 2017-03-29T10:24:41+08:00 https://wiki.stepfpga.com/ext_dds?rev=1490754281&do=diff 100Msps单通道DDS任意波形发生器 100Msps单通道任意波形发生器功能卡物理尺寸及基本功能 100Msps单通道任意波形发生器硬件原理图 功能需求 该项目是基于小脚丫STEPV2.1做一个100Msps采样率的简易信号发生器，五向按键实现功能选择，OLED实现菜单显示，有信号输出和同步脉冲两个输出口。 text/html 2021-09-13T21:42:47+08:00 https://wiki.stepfpga.com/ext_dot?rev=1631540567&do=diff LED点阵及传感器板卡-Dot Matrix 板卡说明 Dot Matrix扩展模块是可插入STEP PCIe接口的扩展模块，板卡包括88点阵、DS18B20Z、红外对管ITR9909、BH1750FVI环境光传感器等外设，非常适合已经熟悉了小脚丫板卡想要进一步学习FPGA的使用者。 text/html 2021-09-13T22:50:43+08:00 https://wiki.stepfpga.com/ext_extend?rev=1631544643&do=diff 功能扩展板 功能扩展板实物图 板卡简介 STEP Extend Shield是STEP团队推出的可插入小脚丫多种底板的扩展板卡，板载资源十分丰富，你可以用VGA进行屏幕显示，也可以利用串口实现通讯，此外板卡上还集成了五向开关与4位数码管，与两个PMOD接口，让你可以尽情扩展更多的功能！ text/html 2017-03-28T23:00:51+08:00 https://wiki.stepfpga.com/ext_osc?rev=1490713251&do=diff 100Msps单通道／单电源示波器及频率计 数据采集卡的物理尺寸及基本功能 1.具有产生正弦波、方波、三角波三种周期性波形的性能。 2.输入信号幅值为几毫伏到10v左右，带宽为30M,采样率为100bmps。 3.输出信号幅度为0-3.3v 5频率测量 4.oled实时显示采样波形 6.外部按键调节水平扫描时间和垂直灵敏度 text/html 2021-09-13T22:51:29+08:00 https://wiki.stepfpga.com/ext_piano?rev=1631544689&do=diff 电子琴扩展功能模块 [电子琴模块正面][电子琴模块背面] 电子琴扩展功能模块实物图 板卡简介 STEP Piano Shield是STEP团队推出的可配合小脚丫多种底板使用的扩展板卡，可以让你尽情的的在电子琴上面进行演奏，当然，你也可以让其自动播放你想要的乐曲！ text/html 2021-09-13T22:51:57+08:00 https://wiki.stepfpga.com/ext_sensor?rev=1631544717&do=diff 传感器及点阵LED显示功能板 传感器及点阵LED显示功能模块实物图 板卡简介 STEP Sensor Card是STEP团队推出的可配合小脚丫多种底板使用的扩展板卡，板载资源十分丰富，其中包括多种传感器、16 text/html 2019-09-17T14:52:07+08:00 https://wiki.stepfpga.com/ext_wifimodule?rev=1568703127&do=diff 更多与FPGA相关的技术信息访问我们的电子森林资源网站以及小脚丫FPGA的资源专页，你也可以利用电子森林平台以脑图的方式做笔记整理自己的学习心得，并将有分享价值的信息发布出来，供其他人阅读。 无线扩展功能模块 text/html 2016-05-26T21:42:35+08:00 https://wiki.stepfpga.com/fifo?rev=1464270155&do=diff FIFO is an acronym for first in, first out, a method for organizing and manipulating a data buffer, where the oldest (first) entry, or 'head' of the queue, is processed first. It is analogous to processing a queue with first-come, first-served (FCFS) behaviour: where the people leave the queue in the order in which they arrive. text/html 2021-09-12T11:28:51+08:00 https://wiki.stepfpga.com/flip-flops?rev=1631417331&do=diff 触发器 原理 触发器 案例 * SR触发器 * 外部链接 * JK触发器 * 外部链接 * D触发器 * 外部链接 * T触发器 * 外部链接 触发器转换 * 触发器转换 触发器应用 * 触发器应用 text/html 2018-09-14T10:57:39+08:00 https://wiki.stepfpga.com/for%E2%80%82?rev=1536893859&do=diff Verilog有4种循环语句，如下所示。 * forever：持续不断地执行，就是死循环。 * repeat：执行括号内表达式指定的循环次数，如果表达式是x或z，就不执行。 * while：与C语言的while循环一样，当括号内表达式为true时就执行，否则不进入循环或跳出循环。 text/html 2018-09-14T09:43:46+08:00 https://wiki.stepfpga.com/force?rev=1536889426&do=diff 除assign-deassign外另一种形式的过程连续赋值是force和release过程语句，它们和assign-deassign对有类似的作用，但是force既可以对变量使用，也可以对线网使用。force过程连续的使用规则如下。 * text/html 2018-09-14T10:17:44+08:00 https://wiki.stepfpga.com/forever%E2%80%82?rev=1536891464&do=diff Verilog有4种循环语句，如下所示。 * forever：持续不断地执行，就是死循环。 * repeat：执行括号内表达式指定的循环次数，如果表达式是x或z，就不执行。 * while：与C语言的while循环一样，当括号内表达式为true时就执行，否则不进入循环或跳出循环。 text/html 2018-09-17T09:48:34+08:00 https://wiki.stepfpga.com/fork?rev=1537148914&do=diff fork...join能够从它的每一个并行语句中产生并发进程。 fork...join块的声明语法如下： par_block ::= fork [: block_identifier] {block_item_declaration} {statement_or_null} join_keyword [: block_identifier] join_keyword ::= join | join_any | join_none text/html 2017-08-30T15:05:50+08:00 https://wiki.stepfpga.com/fpga%E4%B8%87%E4%BA%BA%E5%A4%A7%E8%B5%9B?rev=1504076750&do=diff [[http://www.eeboard.com/fpga-contest/|{{ :950x155.jpg |}}]] \\ 赛事介绍 ---------- 近来，人工智能、云计算的浪潮席卷了整个科技界，其中有一个电子人并不陌生的概念——FPGA，呈现出前所未有的高大上姿态。实际上FPGA已经不是一个新面孔了，在数字电路中，小到最基本的数字逻辑，大到复杂的通信网络、视频编解码系统乃至ASIC原型设计，FPGA的身影已经无处不在。 FPGA以其灵活的可编程特点、高速的数字逻辑执行能力和并行的工作机制，在数字电路设计中越来越受到重视。今天，如果一个研发的数字电路板上没有FPGA，这个研发项目的技术含量基本不高；如果一个工程师不会使用FPGA，那他肯定不是一个好的硬件工程师；如果一个高校的电子系没有开设FPGA的课程，这个学校一定是对学生的未来不负责。… text/html 2016-05-27T14:03:11+08:00 https://wiki.stepfpga.com/fpga%E4%B8%89%E5%91%A8%E5%AE%9E%E8%AE%AD?rev=1464328991&do=diff 本培训为期3周，重点在FPGA的实训，同时培训学员PCB设计的流程和规范，也强调英文文档的阅读和项目的总结、报告。 时间上午下午星期一 可编程逻辑基础及FPGA设计流程 Lattice Diamond编译、仿真软件使用 text/html 2017-09-11T01:57:29+08:00 https://wiki.stepfpga.com/fpga%E5%86%85%E9%83%A8ram?rev=1505066249&do=diff In addition to logic, all new FPGAs have dedicated blocks of static RAM distributed among and controlled by the logic elements. Internal RAM operation There are many parameters affecting RAM operation. The main parameter is the number of agents that can access the RAM simultaneously. text/html 2017-12-07T00:47:31+08:00 https://wiki.stepfpga.com/fpga%E5%A4%A7%E8%B5%9B%E4%B8%B4%E6%97%B6%E9%A1%B5%E9%9D%A2?rev=1512578851&do=diff [[http://www.eeboard.com/fpga-contest/|{{ :950x155.jpg |}}]] \\ 赛事介绍 ---------- 近来，人工智能、云计算的浪潮席卷了整个科技界，其中有一个电子人并不陌生的概念——FPGA，呈现出前所未有的高大上姿态。实际上FPGA已经不是一个新面孔了，在数字电路中，小到最基本的数字逻辑，大到复杂的通信网络、视频编解码系统乃至ASIC原型设计，FPGA的身影已经无处不在。 FPGA以其灵活的可编程特点、高速的数字逻辑执行能力和并行的工作机制，在数字电路设计中越来越受到重视。今天，如果一个研发的数字电路板上没有FPGA，这个研发项目的技术含量基本不高；如果一个工程师不会使用FPGA，那他肯定不是一个好的硬件工程师；如果一个高校的电子系没有开设FPGA的课程，这个学校一定是对学生的未来不负责。… text/html 2017-09-11T02:04:35+08:00 https://wiki.stepfpga.com/fpga%E6%97%B6%E9%92%9F%E5%A4%84%E7%90%86?rev=1505066675&do=diff An FPGA design is usually “synchronous”. Simply put, that means that the design is clock based and each clock rising edge allows all the D flip-flops to simultaneously take a new state. In a synchronous design, a single clock may drive a lot of flip-flops. That can cause timing and electrical problems inside the FPGA. To get that working properly, FPGA manufacturers provide special internal wires called text/html 2025-11-07T14:26:42+08:00 https://wiki.stepfpga.com/fpga%E6%A0%B8%E5%BF%83%E6%A8%A1%E5%9D%97?rev=1762496802&do=diff 9. FPGA开发模块 模块描述 FPGA（现场可编程门阵列）是一种可重复编程的逻辑器件，采用硬件描述语言（Verilog/VHDL）进行开发。本模块基于Altera Cyclone IV系列（EP4CE6F17C8N），包含6K逻辑单元、276Kb存储器、2个PLL。具有高速并行处理、确定性延时、丰富I/O等特点，特别适合高速数据采集、数字信号处理、高速通信、图像处理等电赛题目。 text/html 2017-09-11T02:14:54+08:00 https://wiki.stepfpga.com/fpga%E7%9A%84%E9%85%8D%E7%BD%AE?rev=1505067294&do=diff FPGA vendors provide many ways to “configure” (i.e. download) their devices. One way uses a cable that connects your PC to the FPGA board. These cables are usually called “JTAG cables” (because they can connect to the JTAG pins of the FPGA). text/html 2017-09-11T02:01:14+08:00 https://wiki.stepfpga.com/fpga%E7%AE%A1%E8%84%9A?rev=1505066474&do=diff FPGAs tend to have lots of pins... So to make it a little simpler, let's put them into two bins: “user pins” and “dedicated pins”. 用户管脚 The user pins are called “IOs”, or “I/Os”, or “user I/Os”, or “user IOs”, or “IO pins text/html 2016-06-19T23:52:44+08:00 https://wiki.stepfpga.com/fpga%E7%BC%96%E7%A8%8B%E4%B8%80%E5%91%A8%E9%80%9F%E6%88%90?rev=1466351564&do=diff 本培训针对高校在校学生在最短的时间内通过小脚丫FPGA模块了解FPGA的基础知识、使用、设计流程，尤其是通过Verilog代码编写实现组合逻辑、时序逻辑以及稍微复杂的系统设计。 时间上午下午 text/html 2016-07-13T03:42:21+08:00 https://wiki.stepfpga.com/fpga%E7%BC%96%E7%A8%8B3%E5%A4%A9%E9%80%9F%E6%88%90?rev=1468352541&do=diff ---------- 1 Lattice XO2 FPGA介绍 1.1 XO2 FPGA结构 1.2 XO2 FPGA资源 1.3 XO2 管脚配置 ---------- 2 小脚丫FPGA开发板使用 2.1 开发板资源介绍 2.2 开发板管脚分配 2.3 第一次上电 2.4 使用注意 ---------- 3 Lattice Diamond编译系统安装使用 text/html 2016-05-27T14:06:57+08:00 https://wiki.stepfpga.com/fpga%E7%BC%96%E7%A8%8B_pcb%E8%AE%BE%E8%AE%A1%E4%B8%89%E5%91%A8%E5%AE%9E%E8%AE%AD?rev=1464329217&do=diff 本培训为期3周，重点在FPGA的实训，同时培训学员PCB设计的流程和规范，也强调英文文档的阅读和项目的总结、报告。 时间上午下午星期一 可编程逻辑基础及FPGA设计流程 Lattice Diamond编译、仿真软件使用 text/html 2019-04-04T15:05:16+08:00 https://wiki.stepfpga.com/fpga%E9%A1%B9%E7%9B%AE_%E4%BD%BF%E7%94%A8arduino%E7%8E%A9%E8%BD%ACfpga?rev=1554361516&do=diff 使用Arduino玩转FPGA 鱼与熊掌，不可兼得？ FPGA作为一种非常底层的硬件可编程逻辑芯片，实现数字逻辑电路可谓非常灵活，但是对于习惯了C语言和MCU编程的同学来说，从底层电路写到上层应用还是要费一番工夫的。.. text/html 2017-09-11T02:35:51+08:00 https://wiki.stepfpga.com/fpga%E9%A1%B9%E7%9B%AE_%E6%8E%A5%E5%8F%A3?rev=1505068551&do=diff FPGA针对各种接口的项目 * RS-232 * JTAG * I2C * EPP * SPI * SD卡 * PCI * PCI Express * Ethernet * HDMI * SDRAM text/html 2017-10-15T02:10:25+08:00 https://wiki.stepfpga.com/fpga%E9%A1%B9%E7%9B%AE_%E6%89%A9%E5%B1%95%E6%A8%A1%E5%9D%97?rev=1508004625&do=diff * 兼容Arduino底板 * 兼容树莓派底板 * 传感器模块 * Led点阵模块 * 电子琴模块 * 功能扩展模块 * 计算器模块 text/html 2021-09-13T00:43:39+08:00 https://wiki.stepfpga.com/fpga?rev=1631465019&do=diff FPGA * FPGA是什么？ * FPGA的硬件构成 * FPGA的开发和使用 text/html 2019-09-25T10:26:25+08:00 https://wiki.stepfpga.com/fpga_arduino_8051?rev=1569378385&do=diff 使用Arduino玩转FPGA 鱼与熊掌，不可兼得？ FPGA作为一种非常底层的硬件可编程逻辑芯片，实现数字逻辑电路可谓非常灵活，但是对于习惯了C语言和MCU编程的同学来说，从底层电路写到上层应用还是要费一番工夫的。.. text/html 2019-03-12T17:14:28+08:00 https://wiki.stepfpga.com/fpga_competition?rev=1552382068&do=diff ---------- FPGA介绍 ---------- 近来，人工智能、云计算的浪潮席卷了整个科技界，其中有一个电子人并不陌生的概念——FPGA，呈现出前所未有的高大上姿态。实际上FPGA已经不是一个新面孔了，在数字电路中，小到最基本的数字逻辑，大到复杂的通信网络、视频编解码系统乃至ASIC原型设计，FPGA的身影已经无处不在。 FPGA以其灵活的可编程特点、高速的数字逻辑执行能力和并行的工作机制，在数字电路设计中越来越受到重视。今天，如果一个研发的数字电路板上没有FPGA，这个研发项目的技术含量基本不高；如果一个工程师不会使用FPGA，那他肯定不是一个好的硬件工程师；如果一个高校的电子系没有开设FPGA的课程，这个学校一定是对学生的未来不负责。… text/html 2017-09-01T15:35:03+08:00 https://wiki.stepfpga.com/fpga_contest?rev=1504251303&do=diff [[http://www.eeboard.com/fpga-contest/|{{ :950x155.jpg |}}]] \\ 赛事介绍 ---------- 近来，人工智能、云计算的浪潮席卷了整个科技界，其中有一个电子人并不陌生的概念——FPGA，呈现出前所未有的高大上姿态。实际上FPGA已经不是一个新面孔了，在数字电路中，小到最基本的数字逻辑，大到复杂的通信网络、视频编解码系统乃至ASIC原型设计，FPGA的身影已经无处不在。 FPGA以其灵活的可编程特点、高速的数字逻辑执行能力和并行的工作机制，在数字电路设计中越来越受到重视。今天，如果一个研发的数字电路板上没有FPGA，这个研发项目的技术含量基本不高；如果一个工程师不会使用FPGA，那他肯定不是一个好的硬件工程师；如果一个高校的电子系没有开设FPGA的课程，这个学校一定是对学生的未来不负责。… text/html 2022-06-25T18:11:23+08:00 https://wiki.stepfpga.com/fpga_contest_training_board?rev=1656151883&do=diff 电赛综合训练板相关项目、参考代码 基于小脚丫FPGA核心板的电赛训练板 硬件平台介绍 关于该平台的详细介绍以及项目汇总参见：基于小脚丫FPGA的电赛训练平台 电赛综合训练板功能 在这个平台上能够实现的项目以及参考例程： text/html 2021-09-12T23:50:37+08:00 https://wiki.stepfpga.com/fpga_design_process?rev=1631461837&do=diff FPGA设计过程 原文翻译自：An Introduction to the FPGA Design Process 在这篇文章中，我们将更详细地讨论FPGA的设计过程。这包括对设计过程的所有主要阶段的讨论——设计架构、FPGA设计建模和测试我们的设计。我们还研究了两种主要硬件描述语言(HDL)之间的区别—— text/html 2021-09-13T22:56:59+08:00 https://wiki.stepfpga.com/fpga_design_tool?rev=1631545019&do=diff FPGA的开发及工具 FPGA设计的各个阶段，FPGA厂商和EDA软件公司提供了很多优秀的EDA工具，尤其是FPGA厂商提供的集成开发环境。熟练掌握这些设计工具能够有效提高设计的效率，但是必须明白这些EDA软件只是一个工具，核心的FPGA设计流程是不变的。 text/html 2022-10-21T12:09:38+08:00 https://wiki.stepfpga.com/fpga_ext_board?rev=1666325378&do=diff FPGA扩展板 基于小脚丫FPGA核心板设计的扩展学习板，针对不同的人群，提供不同的功能： * STEP小脚丫全功能学习主板 - 针对数电实验及EDA实验课程，提供FPGA能支持的全功能扩展，通过这个平台，学生可以掌握FPGA的一些典型应用，并深刻理解数字电路的具体典型应用； text/html 2021-09-13T00:41:08+08:00 https://wiki.stepfpga.com/fpga_hardware?rev=1631464868&do=diff FPGA内部构成 1.3 PLD／FPGA的结构 1.3.1 FPGA基本功能 FPGA结构 组成数字电路的三个基本部分为：门、寄存器以及将这些门（Gate）、寄存器（Register）连接起来的连线（Wire）。 FPGA逻辑单元构成举例 text/html 2021-09-13T00:20:04+08:00 https://wiki.stepfpga.com/fpga_implementation_process?rev=1631463604&do=diff FPGA实现的过程 本文翻译自Introduction to the FPGA Build Process 在这篇文章中，我们将讨论FPGA的实现过程。这个过程包括采用现有的基于HDL的设计，并为我们的目标FPGA创建一个编程文件。在这篇文章中，我们介绍了这个过程中涉及的三个主要步骤——合成、放置和路由以及最后的编程文件生成。 在本系列的前一篇文章中，我们讨论了创建FPGA设计的过程。 一旦我们证明了我们的设计工作，然后我们将功能HDL代码转换到实际的FPGA中。 我们通常在三个独立的阶段进行这一过程——合成、放置和路由以及生成编程文件。 我们将在接下来的文章中详细讨论每一个步骤。… text/html 2022-06-23T01:31:02+08:00 https://wiki.stepfpga.com/fpga_project_advanced?rev=1655919062&do=diff 基于小脚丫FPGA的综合性训练平台相关的项目 主要项目： * OLED显示驱动，要掌握的技术要点： * SPI总线的逻辑实现 * oled屏幕的工作原理及显示控制 * 文本、图形的显示 * 温度传感器数据采集及处理，要掌握的技术要点： * text/html 2021-08-16T13:58:48+08:00 https://wiki.stepfpga.com/fpga_project_basic?rev=1629093528&do=diff 小脚丫FPGA核心板上的基础项目 此部分为FPGA初学者入门项目，以STEP MXO2和MAX10两款小脚丫核心板硬件为例（它们的GPIO管脚配置不同），使用Verilog作为编程语言，目的是让初学者快速了解基本的逻辑实现和FPGA的编程过程，我们由浅入深，从如何点亮LED、数码管到利用状态机去完成交通灯的设计。 text/html 2022-06-23T00:44:31+08:00 https://wiki.stepfpga.com/fpga_project_medium?rev=1655916271&do=diff 基于小脚丫FPGA扩展底板的功能性项目 小脚丫STEP-Baseboard实验平台 针对小脚丫FPGA核心模块我们曾推出过两个版本的扩展底板，板上增加了一些常用的扩展功能，下面针对这两个版本分别了列出了对应的功能以及相应的项目示例。 text/html 2021-08-16T01:50:06+08:00 https://wiki.stepfpga.com/fpga_soft_core?rev=1629049806&do=diff 自己设计CPU * CPU的基础知识 * 自己设计一款CPU MCS-8051 * 8051单片机介绍 * 基于FPGA使用Arduino编程的8051软核FP51-1T * OC8051软核-含源码解析 Nios软核处理器 * Nios II介绍及资料 * [Nios II在小脚丫MAX10 FPGA上的实现] RISC-V处理器 * RISC V * 基于FPGA使用Arduino编程的RISC-V软核Reindeer_Step (Arduino测试程序Reindeer_Step_arduino_app1) MICO8软核处理器 * MICO8软核处理器介绍 * [latticemico8软核实现过程] MICO32软核处理器 * MICO32软核处理器介绍… text/html 2025-08-31T23:46:24+08:00 https://wiki.stepfpga.com/fpga_start?rev=1756655184&do=diff 1. FPGA最小系统模块 基于小脚丫FPGA核心模块的FPGA学习平台是苏州思得普科技公司专门针对FPGA初学者打造的性价比最高、学习门槛最低的学习模块系列。系列中所有板子的大小兼容标准的DIP40封装，尺寸只有52mm x 18mm，非常便于携带；并通过MicroUSB端口（最先版本支持USB Type C接口）进行供电和下载，板上选用的芯片兼具了FPGA和CPLD的优点，瞬时上电启动，无需外部重新配置FPGA，是学习数字逻辑绝佳的选择。而且能够直接插在面包板上或以模块的方式放置在其它电路板上以即插即用的方式，大大简化系统的设计。… text/html 2021-09-12T11:54:54+08:00 https://wiki.stepfpga.com/freq_div?rev=1631418894&do=diff 分频器 1. 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握分频器原理； * （3）学习用Verilog HDL行为级描述时序逻辑电路。 2. 实验任务 text/html 2018-09-14T11:21:52+08:00 https://wiki.stepfpga.com/function%E2%80%82?rev=1536895312&do=diff 1．函数的定义 函数通过关键词 function 和 endfunction 定义，不允许输出端口声明（包括输出和双向端口） ，但可以有多个输入端口。函数定义的语法如下： function [range] function_id; input_declaration other_declarations procedural_statement endfunction text/html 2016-09-20T17:12:14+08:00 https://wiki.stepfpga.com/gates.v?rev=1474362734&do=diff 简单逻辑门设计文件 //******************************************************** // // Copyright(c)2016, STEP FPGA // All rights reserved // // File name : gates.v // Module name : gates // Author : STEP // Email : info@stepfpga.com // Data : 2016/08/19 // Version : V1.0 // Description : 2 inputs and 6 logic gates // // Modification history // -------------------------------------------------------------------------… text/html 2016-09-20T17:13:16+08:00 https://wiki.stepfpga.com/gates_tb.v?rev=1474362796&do=diff 简单逻辑门测试文件 //******************************************************** // // Copyright(c)2016, STEP FPGA // All rights reserved // // File name : gates_tb.v // Module name : gates_tb // Author : STEP // Email : info@stepfpga.com // Data : 2016/08/19 // Version : V1.0 // Description : testbench module // // Modification history // ---------------------------------------------------------------------------- … text/html 2018-09-14T13:55:08+08:00 https://wiki.stepfpga.com/generate%E2%80%82?rev=1536904508&do=diff 一：generate Verilog-2001添加了generate循环，允许产生module和primitive的多个实例化，同时也可以产生多个variable，net，task，function，continous assignment，initial和always。在generate语句中可以引入if-else和case语句，根据条件不同产生不同的实例化。 text/html 2018-09-17T10:01:45+08:00 https://wiki.stepfpga.com/genvar%E2%80%82?rev=1537149705&do=diff genvar为新增数据类型，存储正的integer。在generate语句中使用的index必须定义成genvar类型。localparam与parameter有些类似，不过其不能通过redefinition改变值。除了可以在generate语句中使用if-else，case外，还能使用for语句进行循环。 text/html 2016-06-29T15:53:21+08:00 https://wiki.stepfpga.com/harvard%E7%BB%93%E6%9E%84?rev=1467186801&do=diff 哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。哈佛结构是一种并行体系结构，它的主要特点是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个独立的存储器，每个存储器独立编址、独立访问。与两个存储器相对应的是系统的4条总线：程序和数据的数据总线与地址总线。这种分离的程序总线和数据总线可允许在一个机器周期内同时获得指令字（来自程序存储器）和操作数（来自数据存储器），从而提高了执行速度，提高了数据的吞吐率。又由于程序和数据存储在两个分开的物理空间中，因此取址和执行能完全重叠。中央处理器首先到程序指令存储器中读取程序指令内容，解码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）。程序指令存储和数据存储分开，可以使指令和数据有不同的数据宽度。… text/html 2021-10-21T21:39:29+08:00 https://wiki.stepfpga.com/hb_led?rev=1634823569&do=diff 心跳灯 正如C程序初学者尝试的第一个程序是写一个“hello World”一样，FPGA初学者的第一个程序一般都为“心跳（heart beat）灯”，也就是通过系统的时钟进行分频，产生周期性的低频信号（高、低电平交替变化驱动LED），控制LED灯的点亮和熄灭。 text/html 2019-06-05T09:43:34+08:00 https://wiki.stepfpga.com/hdmi%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559699014&do=diff HDMI接口引脚定义 HDMI 高清晰度多媒体接口 类型A 插座HDMI 类型A的HDMI在电特性上兼容单连接的DVI-D. 这就是说通过合适的适配器或电缆，一个DVI的信号源可以驱动一个HDMI显示器, 反过来也是。 text/html 2016-06-27T09:22:28+08:00 https://wiki.stepfpga.com/hdtv?rev=1466990548&do=diff HDTV － 高清晰度电视，有如下格式： * 1080p: 1920×1080p: 2,073,600像素 (~2.07 megapixels)每帧 * 1080i: 1920×1080i: 1,036,800像素(~1.04 MP) 每场或2,073,600像素(~2.07 MP)每帧 * 有些国家采用非标准的CEA分辨率, 例如1440×1080i: 777,600像素(~0.78 MP)每场或1,555,200像素(~1.56 MP)每帧 text/html 2018-09-17T08:40:13+08:00 https://wiki.stepfpga.com/highz0%E2%80%82?rev=1537144813&do=diff 强度值（Strengths） 有强度的网络可以使模块更加精确。 语法 ( strength0 [, strength1 ] ) | ( strength1 [, strength0 ] ) | cap_strength strength0 = highz0 | pull0 | strong0 | supply0 | weak0 strength1 = highz1 | pull1 | strong1 | supply1 | weak1 cap_strength = large | medium | small text/html 2018-09-17T08:43:05+08:00 https://wiki.stepfpga.com/highz1%E2%80%82?rev=1537144985&do=diff 强度值（Strengths） 有强度的网络可以使模块更加精确。 语法 ( strength0 [, strength1 ] ) | ( strength1 [, strength0 ] ) | cap_strength strength0 = highz0 | pull0 | strong0 | supply0 | weak0 strength1 = highz1 | pull1 | strong1 | supply1 | weak1 cap_strength = large | medium | small text/html 2021-09-12T09:07:13+08:00 https://wiki.stepfpga.com/how2digital?rev=1631408833&do=diff 认知世界从识数开始 * 信息的表征 - 数值型数据（整数、实数）、非数值型数据（位串、字符或字符串） * 数字量的表征 - 多种制式 * 为什么二进制： * 只有两种基本状态，使用有两个稳定状态的物理器件就可以表示二进制中的每一位，制造有两个稳定状态的物理器件比制造多个稳定状态的物理器件容易得多 - 高低电平、脉冲的有无、脉冲的正负极性（非黑即白、有无、上下、左右）… text/html 2026-01-18T20:25:28+08:00 https://wiki.stepfpga.com/i2c%E9%80%9A%E4%BF%A1%E6%A8%A1%E5%9D%97?rev=1768739128&do=diff I2C 总线电平转换/扩展模块（PCA9306） 模块描述 把 I2C 设备（1.8V/3.3V/5V 混搭）安全连在一起，或做“远端 I2C 扩展板”。电赛里常见：各种传感器/显示屏 I2C 电平不一致导致“玄学掉线”，这模块专治不服。 text/html 2021-09-13T23:31:53+08:00 https://wiki.stepfpga.com/i2c?rev=1631547113&do=diff I2C - 集成电路之间的同步、半双工数据传输 I2C是一种简单地连接多个芯片的总线方式，尤其是在FPGAs/CPLDs中. I2C总线特性 * 除了“电源”和“地”之外，只用了“SDA”和“SCL”两根信号线 * 在同一个总线上最多可以支持到100个器件，每个挂在总线的器件都有一个地址用于寻址 text/html 2021-10-03T01:46:11+08:00 https://wiki.stepfpga.com/i2c_adc_scope_fpga?rev=1633196771&do=diff 用I2C接口的ADC制作的简易示波器 FPGA简易示波器 text/html 2017-12-16T19:39:32+08:00 https://wiki.stepfpga.com/i2c_master_core?rev=1513424372&do=diff I2C Master 1.概述 I2C是一种简单的串行通讯总线，由飞利浦公司在1980年代为让主板、嵌入式系统或手机用以连接低速周边设备而发展。自2006年11月起，I2C协议是可以被免费使用的，但是芯片厂商仍需要付费以获得I2C从属设备的地址。 I2C只使用两条双向漏极开路（串行数据SDA与串行时钟SCL）并利用电阻进行上拉，I2C允许相当大的工作电压范围，但典型电压等级为+3.3V或者5V。其设备地址包含7bit长度与10bit长度。I2C传输速率有不同的模式：… text/html 2017-03-26T21:53:55+08:00 https://wiki.stepfpga.com/i2s?rev=1490536435&do=diff I²S（Inter-IC Sound或Integrated Interchip Sound）是飞利浦公司制定的一种数字音频标准，于1986年发布，最近的一次修改是1996年。该总线适用于音频设备之间的数据传输，现已广泛应用于各种多媒体系统。它的时钟信号与音频数据流分离，与需要时钟恢复的系统相比，抖动比较低，为用户节省了购买抵抗音频抖动的专业设备的费用。 text/html 2022-08-16T22:15:23+08:00 https://wiki.stepfpga.com/ice40_pico_board?rev=1660659323&do=diff ICE40UP5K核心板 1 概述 2 硬件规范 3 上电测试 4 使用说明 5 文档资料 6 引脚定义 7 产品包装 8 购买链接 text/html 2018-09-14T10:07:53+08:00 https://wiki.stepfpga.com/if?rev=1536890873&do=diff 与C语言中的if语句一样，if语句对应综合出来的逻辑具有优先级，靠前的逻辑少、路径短，靠后的逻辑多、路径长。 例子：else总是和它最近的if配对。 if (index > 0) if (rega > regb) result = rega; else //else applies to preceding if result = regb; text/html 2018-09-17T11:04:25+08:00 https://wiki.stepfpga.com/include%E2%80%82?rev=1537153465&do=diff “文件包含”处理include\\ 所谓"文件包含"处理是一个源文件可以将另外一个源文件的全部内容包含进来，即将另外的文件包含到本文件之中。Verilog HDL语言提供了include命令用来实现“文件包含 text/html 2018-09-17T09:39:06+08:00 https://wiki.stepfpga.com/initial%E2%80%82?rev=1537148346&do=diff Table Table 描述UDP的功能，语法很简单，表的每一行是一个条件，当一个输入改变，匹配输入条件得到输出。 Initial 初始赋值用于时序UDP的初始化。这个语句以initial关键字开始，紧接着的必须是一个赋值语句。 text/html 2018-09-14T14:06:20+08:00 https://wiki.stepfpga.com/inout%E2%80%82?rev=1536905180&do=diff 芯片外部引脚很多都使用inout 类型的，为的是节省管腿。就是一个端口同时做输入和输出。 inout在具体实现上一般用三态门来实现。三态门的第三个状态就是高阻'Z'。当inout端口不输出时，将三态门置高阻。这样信号就不会因为两端同时 输出而出错了,更详细的内容可以搜索一下三态门tri-state的资料。 text/html 2018-09-14T14:07:57+08:00 https://wiki.stepfpga.com/input?rev=1536905277&do=diff input 不能被定义为寄存器型，因此也不能在always中作为赋值的左端 output都可以 text/html 2018-09-17T11:09:39+08:00 https://wiki.stepfpga.com/instance%E2%80%82?rev=1537153779&do=diff * 在层次化结构设计中，顶层模块需要引用底层模块单元，使其成为相应的实体（instance）； * 引用底层模块，类似于传统电路设计中小型单元电路芯片的使用； * 引用模块，主要目的是为了建立模块与模块之间的信号连接关系，表明哪些信号是要输入到被引用的模块实体中，哪些信号是从模块实体中引出来的。 text/html 2018-09-14T14:44:14+08:00 https://wiki.stepfpga.com/integer?rev=1536907454&do=diff 整数 （integer） 整数常数的定义规则如下。 * 整数可以用十进制（decimal）、十六进制（hexadecimal）、八进制（octal）、二进制（binary）形式表示，表现形式为： <null|+|-><size><sign:s|S><base: d|D|h|H|o|O|b|B><0~9|0~f|0~7|0~1|x|z>,其中size、sign和base是可选的。 text/html 2019-06-05T14:43:17+08:00 https://wiki.stepfpga.com/jack%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559716997&do=diff Jack接口引脚定义 插头连接器 单声道插头(TS) 立体声插头 (TRS) 平衡单声道(TRS) 立体声插头 4柱 通用4柱手机 音频/视频插头4柱 色码(PC99标准) text/html 2021-09-12T11:33:08+08:00 https://wiki.stepfpga.com/jk_ff?rev=1631417588&do=diff JK触发器 1. 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握JK触发器原理； * （3）学习用Verilog HDL语言行为机描述方法描述JK触发器电路。 text/html 2021-09-12T11:52:23+08:00 https://wiki.stepfpga.com/johnson_ring_counter?rev=1631418743&do=diff 扭环形计数器 1. 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握扭环形计数器原理； * （3）学习用Verilog HDL行为级描述时序逻辑电路。 text/html 2018-09-17T09:48:41+08:00 https://wiki.stepfpga.com/join%E2%80%82?rev=1537148921&do=diff fork...join能够从它的每一个并行语句中产生并发进程。 fork...join块的声明语法如下： par_block ::= fork [: block_identifier] {block_item_declaration} {statement_or_null} join_keyword [: block_identifier] join_keyword ::= join | join_any | join_none text/html 2021-09-13T23:31:24+08:00 https://wiki.stepfpga.com/jtag?rev=1631547084&do=diff 什么是JTAG? JTAG is an IEEE standard (1149.1) developed in the 1980s to solve electronic boards manufacturing issues. Nowadays it finds more use as programming, debug and probing port. But first, let's see JTAG's original use, boundary testing. text/html 2021-10-02T16:32:42+08:00 https://wiki.stepfpga.com/keyboard_encoder?rev=1633163562&do=diff 组合逻辑中的键盘编码器 1. 知识点 2. CircuitJS电路仿真 3. 原理图 4. Verilog代码 5. 管脚分配 6. 板上验证 text/html 2018-10-04T11:43:35+08:00 https://wiki.stepfpga.com/kicad%E4%BD%BF%E7%94%A8%E6%8C%87%E5%8D%97?rev=1538624615&do=diff 9. Note about portability of KiCad project files What files do you need to send to someone so that they can fully load and use your KiCad project? When you have a KiCad project to share with somebody, it is important that the schematic file .sch, the board file .kicad- text/html 2018-10-04T22:11:23+08:00 https://wiki.stepfpga.com/kicad%E5%8E%9F%E7%90%86%E5%9B%BE%E5%BA%93%E6%9E%84%E5%BB%BA?rev=1538662283&do=diff 使用KiCad创建原理图符号 KiCad自带的元器件库中的元器件型号是有限的，只是一些基本的通用器件或最新热门的器件，在每个用户的设计中肯定会遇到很多KiCad库中没有的器件，这就需要自己来解决，解决的方式有两种： text/html 2018-10-04T11:39:46+08:00 https://wiki.stepfpga.com/kicad%E5%8E%9F%E7%90%86%E5%9B%BE%E7%BB%98%E5%88%B6?rev=1538624386&do=diff 4. 电路原理图的绘制 无论任何一个PCB设计工具软件在设计原理图都会大致经历如下的10个步骤，KiCad也不例外。因此要想尽快熟悉KiCad在原理图这部分如何使用，就按照如下的10个步骤去体会每个步骤对应的功能是如何实现的，都需要什么样的操作，要注意哪些核心的要点和技巧，再自己动手设计一个项目，就能有所深刻体会。( text/html 2018-10-04T11:52:26+08:00 https://wiki.stepfpga.com/kicad%E5%B0%81%E8%A3%85%E5%BA%93%E6%9E%84%E5%BB%BA?rev=1538625146&do=diff 创建元器件封装库 Unlike other EDA software tools, which have one type of library that contains both the schematic symbol and the footprint variations, KiCad .lib files contain schematic symbols and .kicad_mod files contain footprints. Cvpcb is used to map footprints to symbols. text/html 2018-10-06T01:00:48+08:00 https://wiki.stepfpga.com/kicad%E7%94%B5%E8%B7%AF%E6%9D%BF%E5%B8%83%E5%B1%80%E5%B8%83%E7%BA%BF?rev=1538758848&do=diff PCB布局布线 一旦完成了原理图的设计，通过ERC检查无误（没有Error、最好也没有Warning）、生成Netlist，就可以进入到下一步 - PCB Layout了，这个过程应该细分为元器件的Placement（布局）和信号线的Route（布线）两个环节，在实际的设计中Placement（布局）更重要，需要花费更多的时间，基于一系列的需求和规则对每个元器件在电路板上的位置进行认真的摆放，尤其是在大型的项目中，一定要待元器件的布局被相关的人确定以后，再开始信号线的连接，也就是布线的过程。布局和布线的过程基于信号完整性、电源完整性等方面的考虑不在本教程的探讨范围，在这里我们只看看KiCad这个工具如何实现布局和布线整个流程的。… text/html 2018-10-04T11:36:54+08:00 https://wiki.stepfpga.com/kicad%E7%AE%80%E4%BB%8B?rev=1538624214&do=diff 1. KiCad介绍 KiCad是一种免费、开源的EDA设计工具，它能够创建电路原理图并进行PCB布局布线，它具有一个集成化的开发环境，在其之下KiCad包含了如下非常精致、独立的软件工具。 程序名字 text/html 2018-10-04T11:38:08+08:00 https://wiki.stepfpga.com/kicad%E8%AE%BE%E8%AE%A1%E6%B5%81%E7%A8%8B?rev=1538624288&do=diff 尽管与其他PCB设计软件具有相似性，但KiCad的特点是独特的工作流程，其中原理图元件和封装是分开的。 仅在创建原理图之后才会为元器件分配封装。 2.1. 概述 像其它的CAD工具软件一样，KiCad工作流程包括两个重要的任务：原理图绘制和电路板的布局布线，为实现这两个任务就需要原理图源器件符号库和PCB封装库的构建。 KiCad工具自身包含了很多元器件的原理图符号库和封装库，并且还具有创建新元器件符号库和封装库的工具。… text/html 2019-03-10T21:27:04+08:00 https://wiki.stepfpga.com/kicad?rev=1552224424&do=diff KiCad是一种免费、开源的PCB设计工具，它提供了几乎满足任何项目所需的功能。它最初由法国人Jean-Pierre Charras开发，此工具提供了一个用于原理图输入和PCB布局布线的集成化开发环境，在这个工具中还有用于产生BOM、Gerber文件、对PCB及其上元器件进行3D查看的功能。2013年CERN（欧洲核子研究组织）的BE-CO-HT部门开始贡献一些资源支持其成为开源硬件领域与商用的EDA工具相当的工具软件。… text/html 2022-08-17T12:56:04+08:00 https://wiki.stepfpga.com/kits_practice_together?rev=1660712164&do=diff 硬禾一起练平台 * 基于STM32的简易示波器/频谱仪/信号发生器学习平台 * 基于树莓派RP2040的嵌入式系统学习平台 * 基于ESP32-S2模块的物联网/音频信号处理平台 * 基于FPGA的电子琴设计 * 基于M5StickC Plus的综合应用 text/html 2018-09-17T08:41:39+08:00 https://wiki.stepfpga.com/large?rev=1537144899&do=diff 强度值（Strengths） 有强度的网络可以使模块更加精确。 语法 ( strength0 [, strength1 ] ) | ( strength1 [, strength0 ] ) | cap_strength strength0 = highz0 | pull0 | strong0 | supply0 | weak0 strength1 = highz1 | pull1 | strong1 | supply1 | weak1 cap_strength = large | medium | small text/html 2021-09-12T11:24:02+08:00 https://wiki.stepfpga.com/latches?rev=1631417042&do=diff 锁存器 原理 锁存器 案例 text/html 2022-06-23T01:06:19+08:00 https://wiki.stepfpga.com/lattice_fpga?rev=1655917579&do=diff Lattice的MachXO2系列FPGA的使用 在我们的学习系统中我们选用了Lattice Semiconductor公司的MachXO2系列FPGA，主要出于以下几方面的考虑： * Lattice Semiconductor公司的FPGA学习和使用门槛最低，易学易用 * 性价比高，除了适合入门级的学习之用，还能够满足80%以上的企业应用 text/html 2016-06-27T10:54:17+08:00 https://wiki.stepfpga.com/lattice_semiconductor?rev=1466996057&do=diff Lattice Semiconductor，即莱迪思半导体，NASDAQ: LSCC，是全球智能互连解决方案市场的领导者，生产高性能可编程逻辑器件（FPGAs，CPLDs和SPLDs），提供市场领先的IP和低功耗、小尺寸的器件，帮助超过8000家遍及全球的客户快速实现创新、满足各种不同成本需求、开发节能高效的产品。公司的终端市场涵盖消费电子产品、工业设备、通信基础设施和专利授权。Lattice公司在全球有700多雇员，年收入约为3亿美元，FPGA的市场份额全球第三，CPLD市场份额全球第二。… text/html 2016-05-31T09:38:08+08:00 https://wiki.stepfpga.com/lcd%E6%98%BE%E7%A4%BA%E6%8E%A7%E5%88%B6?rev=1464658688&do=diff 设计要求 基于小脚丫FPGA开发板和Nokia5110液晶屏实现数字时钟的设计，要求： * 采用FPGA+按键+液晶屏实现数字时钟功能； * 时间显示格式：XX:XX:XX (时：分：秒)，采用24小时制； * 增加按键控制，时分秒三位分别可调，处于调节状态的位闪烁区别； text/html 2021-01-06T23:00:40+08:00 https://wiki.stepfpga.com/lcd%E6%98%BE%E7%A4%BA%E6%A8%A1%E5%9D%97?rev=1609945240&do=diff 基于STEP FPGA的SPI RGB液晶屏显示驱动 本节将和大家一起使用FPGA驱动底板上的1.8寸RGB液晶屏实现图片显示功能。 硬件说明 ---------- 我们的STEP-BaseBoard底板上集成了1.8寸彩色液晶屏TFT_LCD模块，大家可以驱动LCD显示文字、图片或动态的波形。 text/html 2016-06-02T19:51:23+08:00 https://wiki.stepfpga.com/ldo?rev=1464868283&do=diff 低压差或LDO稳压器是一种能够在输入电压很接近输出要求电压的情况下也能够保持稳压的直流线性稳压器。相较于其他的直流－直流稳压器其优点是没有开关噪声（没有开关过程）、器件体积较小（不需要大电感或变压器），设计极其简单；最大的缺点是线性直流稳压器必须在器件上以发热的方式消耗能量以保证输出电压的稳定。 text/html 2021-09-12T09:05:16+08:00 https://wiki.stepfpga.com/learn2usefpga?rev=1631408716&do=diff FPGA设计和硬件描述语言 * FPGA入门介绍 * FPGA是什么？ * FPGA是如何工作的？ * FPGA内部存储器 * FPGA的管脚 * 时钟和全局信号线 * 下载线 * 配置 * 更多信息 * FPGA软件 * 设计软件 * 设计输入 * 仿真 * 管脚分配 * 综合和布局布线 * FPGA相关的电子技术 * SMD技术 * 晶体和晶振 * 快速入门指导 * Diamond text/html 2026-01-18T21:02:31+08:00 https://wiki.stepfpga.com/led%E7%9F%A9%E9%98%B5%E6%98%BE%E7%A4%BA%E6%A8%A1%E5%9D%97?rev=1768741351&do=diff LED 点阵/数码管驱动模块（MAX7219/MAX7221） 模块描述 适合 8×8 点阵、8 位数码管、滚动文字、简单图形动画，IO 极省。 原理 MAX7219 内部完成扫描与恒流段驱动，串行接口 SPI 兼容；供电典型 4.0–5.5V。 ( text/html 2021-09-15T18:42:58+08:00 https://wiki.stepfpga.com/led?rev=1631702578&do=diff LED 发光二极管简称为LED，是我们身边最常见到的一种器件 - 手机的背光、汽车的车灯、家用的照明等等，对我们硬件工程师来讲，LED更是几乎所有的电路板上必备的指示器件，用来指示电源和程序运行的状态。 text/html 2021-10-02T13:14:17+08:00 https://wiki.stepfpga.com/led_comblogic?rev=1633151657&do=diff 组合逻辑中的LED显示 通过不同按键的输入控制不同LED的输出来体会组合逻辑的基本构成 1. 3:8译码器 2. 4选1多路选择器 3. 加法器 4. 二进制比较器 5. 3变量表决器 6. 奇偶校验 7. 密码锁 text/html 2021-09-13T01:52:56+08:00 https://wiki.stepfpga.com/ledprojects?rev=1631469176&do=diff LED项目 ---------- LED（Light Emitting Diode）是一种双端子半导体器件。LED的功能与普通二极管相同，但当电流通过时它会发光。它在大多数电子电路中用作正常人的标志或视觉表示，以便知道电路正常工作。我们有很多使用LED的应用。它们用于广告囤积，电子设备，显示器，夜灯等。这里列出了基于LED的项目和电路供大家参考。 text/html 2021-10-02T11:18:58+08:00 https://wiki.stepfpga.com/leds_on_stepboard?rev=1633144738&do=diff 点亮LED 就像软件编程里的“Hello World”，点灯是FPGA学习的第一步，不要小瞧这么一颗小小的灯，点灯的方式可以有多种。在本节，我们通过4个点灯的程序达到以下的目标： * 体验LED的工作原理； text/html 2021-10-02T12:49:32+08:00 https://wiki.stepfpga.com/leds_on_sw?rev=1633150172&do=diff 用开关、按键控制LED的亮和灭 在本示例中加入了输入按键/开关的控制，用4个开关和4个按键来控制8个LED的亮、灭。 1. 知识点 * 控制输入的原理和构成方式 * 开关和按键的不同 * 在Verilog中用输入管脚的状态来控制输出管脚的状态 text/html 2016-06-29T16:23:50+08:00 https://wiki.stepfpga.com/lightness.v?rev=1467188630&do=diff PWM亮度控制设计代码 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Lightness // // Author: Step // // Description: Lightness control // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // ----------------------------------------------------------… text/html 2016-06-27T12:49:30+08:00 https://wiki.stepfpga.com/linear_technology?rev=1467002970&do=diff 凌特公司（Linear Technology Corporation）创建于1981年，总部位于美国硅谷，是一家高性能线性集成电路制造商。它于1986年上市，并于2000年成为由主要上市公司组成的S&P500指数的成员之一。 凌特的产品包括高性能放大器、比较器、电压基准、单片滤波器、线性稳压器、DC/DC 变换器、电池充电器、数据转换器、通信接口电路、射频信号修整电路及其它众多模拟功能。凌特公司的高性能电路可用于电信、蜂窝电话、如光纤交换机的网络设备、笔记本电脑和台式电脑、计算机外围设备、视频/多媒体装置、工业仪表、安全监控设备、包括数码照相机、MP3 播放器在内的高端消费类产品、复杂医疗设备、汽车用电子设备、工厂自动化、过程控制、军事和航天系统等领域。… text/html 2016-11-12T18:24:27+08:00 https://wiki.stepfpga.com/linkit_7687_hdk_%E5%BC%80%E5%8F%91%E6%9D%BF?rev=1478946267&do=diff 星期一才写先练手 text/html 2016-06-02T21:22:38+08:00 https://wiki.stepfpga.com/lm317?rev=1464873758&do=diff LM317是非常常用的可调输出线性稳压器，由美国国家半导体公司的Robert C Dobkin于1976设计的一颗经典器件，与LM317输出正电压相对应的是能够输出负电压的线性稳压器LM337由Robert “Bob” Pease设计 text/html 2019-03-19T23:00:13+08:00 https://wiki.stepfpga.com/lm7805?rev=1553007613&do=diff 78xx系列线性稳压器件 The 78xx (sometimes L78xx, LM78xx, MC78xx...) is a family of self-contained fixed linear voltage regulator integrated circuits. The 78xx family is commonly used in electronic circuits requiring a regulated power supply due to their ease-of-use and low cost. For ICs within the family, the xx is replaced with two digits, indicating the output voltage (for example, the 7805 has a 5-volt output, while the 7812 produces 12 volts). The 78xx line are positive voltage regulators: they produ… text/html 2018-09-17T11:13:59+08:00 https://wiki.stepfpga.com/localparam%E2%80%82?rev=1537154039&do=diff parameter可用作在顶层模块中例化底层模块时传递参数的接口，localparam的作用域仅仅限于当前module，不能作为参数传递的接口。 `timescale 1ns/100ps module mem ( clka, wea, addra, dina, clkb, addrb, doutb); parameter DATA_WIDTH = 16; parameter ADDR_WIDTH = 5; localparam DW = DATA_WIDTH - 1; localparam AW = ADDR_WIDTH - 1; input clka; input wea; input [AW:0] addra; input [DW:0] dina; input clkb; input [AW:0] addrb; output [DW:0] doutb; … text/html 2019-03-19T16:55:29+08:00 https://wiki.stepfpga.com/logic_analyzer?rev=1552985729&do=diff 综述 分类 分类1 分类2 分类3 主要厂商 * 厂商1 * 厂商2 * 厂商3 * 关键指标 主要功能和正确使用 仪器的制作 硬件 软件 参考设计案例 参考资料 使用技巧 逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器，最主要作用在于时序判定。由于逻辑分析仪不像示波器那样有许多电压等级，通常只显示两个电压（逻辑1和0），因此设定了参考电压后，逻辑分析仪将被测信号通过比较器进行判定，高于参考电压者为High,低于参考电压者为Low，在High与 Low之间形成数字波形。… text/html 2021-10-09T23:19:08+08:00 https://wiki.stepfpga.com/logic_decoder?rev=1633792748&do=diff 译码器 案例 * 2:4译码器 * 3:8译码器 * 5:32译码器 text/html 2021-10-02T21:09:50+08:00 https://wiki.stepfpga.com/logic_demux?rev=1633180190&do=diff 解复用器Demux 1. 知识点 2. CircuitJS电路仿真 3. 原理图 4. Verilog代码 5. 管脚分配 6. 功能验证 text/html 2021-10-02T21:17:20+08:00 https://wiki.stepfpga.com/logic_encoder?rev=1633180640&do=diff 编码器 编码器是一种把熟悉的数字、字符或符号转换成编码格式的装置。它接受字母字符和十进制数字作为输入，并将输出作为输入的编码表示产生。它将给定的信息编码成更紧凑的形式, 换句话说，它是一个执行与解码器相反功能的组合电路。它们主要用于减少表示给定信息所需的比特数。在数字系统中，编码器主要用来传输信息，以使传输链路使用更少的线路来传输编码信息。此外，这些编码器用于对数据进行编码，以备以后使用，因为它便于在可用空间上存储更少的位。让我们讨论各种类型的二进制编码器。… text/html 2021-10-03T02:06:51+08:00 https://wiki.stepfpga.com/logic_mux?rev=1633198011&do=diff 多路复用器 - MUX 在通信系统中一个非常有趣的概念就是多路复用（Multiplexing），使用组合逻辑实现的电路被称为多路复用器（Multiplexer）。本节的内容将包括什么是多路复用器、有哪些不同的多路复用器，如2：1, 4：1, 8:1和16:1多路复用器，一些常用的多路复用ic以及多路复用器的一些重要应用。 text/html 2026-01-18T20:26:13+08:00 https://wiki.stepfpga.com/lora%E9%95%BF%E8%B7%9D%E7%A6%BB%E9%80%9A%E4%BF%A1%E6%A8%A1%E5%9D%97?rev=1768739173&do=diff LoRa 远距离无线模块（SX1276/77/78/79 / SX1278） 模块描述 适合做 超远距离、低速率、强抗干扰 的遥测遥控（郊区/空旷地更明显）。电赛里常用于“远距离数据链路”加分项。 原理 SX1276/77/78/79 系列支持 LoRa 扩频调制，典型描述包含 text/html 2016-07-07T11:11:17+08:00 https://wiki.stepfpga.com/lora?rev=1467861077&do=diff LoRa是长距离（Long Range）的缩写，作为低功耗广域网(LPWAN)中的一种无线技术，相对于其他无线技术(如Sigfox、NB-IOT等)，LoRa产业链较为成熟、商业化应用较早。 LoRa无线技术的主要特点 　　长距离：1 ~ 20 km text/html 2026-01-19T00:04:09+08:00 https://wiki.stepfpga.com/lora_%E6%89%A9%E9%A2%91%E9%95%BF%E8%B7%9D%E4%BD%8E%E9%80%9F%E6%95%B0%E4%BC%A0%E6%A8%A1%E5%9D%97?rev=1768752249&do=diff LoRa 扩频长距低速数传模块（Sub-GHz） 模块描述：主打“距离/抗干扰/低功耗”；适合远距离遥测、穿透、复杂环境。 原理：CSS 扩频调制（SF、BW、CR 可调）→ PA/匹配/天线；接收端相关解扩 → 解包。 text/html 2016-06-02T15:47:00+08:00 https://wiki.stepfpga.com/lt1117?rev=1464853620&do=diff LT1117为Linear Technology公司的一款经典LDO芯片，其它公司如TI、On、AMS等也都有类似功能、同样编号的器件（LM1117、AMS1117等）. 主要技术指标： * 800mA输出电流 * 低压差 － 1.2V@800mA，负载电流越小，压差越低 text/html 2022-12-04T00:43:52+08:00 https://wiki.stepfpga.com/m2k_instru?rev=1670085832&do=diff 集11种常用功能于一体的口袋仪器ADALM2000（M2K） 关于ADALM2000相关的更多使用信息参照ADALM2000 学生及普通用户指南 - 此部分不出现在视频课程中 1. 简介 阅读 - ADALM2000主动学习模块 (简称M2K口袋仪器)是一款经济实惠的、通过USB供电以及数据传输的多功能测试测量仪器，它内置了采样速率可达100Msps的12位 text/html 2018-09-17T09:01:00+08:00 https://wiki.stepfpga.com/macromodule?rev=1537146060&do=diff Verilog的基本组成单元为模组（Module）。 语法（Syntax） 模组关键字 模组名 [ ( 端口列表 ) ]; 模组组成项; endmodule 模组关键字 = module | macromodule module_word module_name [ ( port_list ) ]; module_items; endmodule module_word = module | macromodule text/html 2021-10-21T21:41:40+08:00 https://wiki.stepfpga.com/matrix_led?rev=1634823700&do=diff LED矩阵显示控制 text/html 2022-06-23T13:24:21+08:00 https://wiki.stepfpga.com/max10_debounce?rev=1655961861&do=diff 使用MAX10 FPGA做按键消抖 在之前的实验中我们学习了如何用按键作为FPGA的输入控制，在本实验中将学习如何进行按键消抖，用按键完成更多的功能。 1. 硬件说明 按键是一种常用的电子开关，电子设计中不可缺少的输入设备。当按下时使开关导通，松开时则开关断开，内部结构是靠金属弹片来实现通断。 text/html 2022-08-16T22:02:07+08:00 https://wiki.stepfpga.com/max10m02?rev=1660658527&do=diff STEP-MAX10：基于Altera MAX10M02的FPGA学习板，带板载编程器 1 概述 STEP-MAX10是小脚丫平台基于Altera公司芯片开发的FPGA学习板。核心FPGA芯片采用了Altera公司MAX10系列下的10M08SCM153/10M02SCM153。小脚丫STEP MAX10开发板的尺寸同样也采用了DIP40封装，小巧携带方便。板载资源也是十分丰富，包含4路轻触按键，4路拨码开关，8路用户LED，2路RGB_LED三色灯，此外，板卡集成了下载器，一根MicroUSB数据线即可完成开发板的供电与下载。MAX10芯片的资源更丰富，是想学习Altera FPGA开发的最好入门工具。… text/html 2022-08-16T22:05:10+08:00 https://wiki.stepfpga.com/max10m08?rev=1660658710&do=diff STEP-MAX10：基于Altera MAX10M08的FPGA学习板，带板载编程器 1 概述 STEP-MAX10是小脚丫平台基于Altera公司芯片开发的FPGA开发板。核心FPGA芯片采用了Altera公司MAX10系列下的10M08SCM153/10M02SCM153。小脚丫STEP MAX10开发板的尺寸同样也采用了DIP40封装，小巧携带方便。板载资源也是十分丰富，包含4路轻触按键，4路拨码开关，8路用户LED，2路RGB_LED三色灯，此外，板卡集成了下载器，一根MicroUSB数据线即可完成开发板的供电与下载。MAX10芯片的资源更丰富，是想学习Altera FPGA开发的最好入门工具。… text/html 2018-09-11T18:11:13+08:00 https://wiki.stepfpga.com/mc8051%E8%BD%AF%E6%A0%B8?rev=1536660673&do=diff 在小脚丫FPGA开发板移植MC8051软核 text/html 2016-06-06T16:57:46+08:00 https://wiki.stepfpga.com/mc34063?rev=1465203466&do=diff MC34063是一款非常经典的开关稳压控制电路芯片，DIP8或SO-8封装，TI、ST等等公司都有同样型号的器件，可以替换使用，主要的参数： * 输出开关电流超过1.5 A * 2%的参考准确度 * 低静态电流: 2.5 mA(典型值) text/html 2016-06-24T15:31:07+08:00 https://wiki.stepfpga.com/mcu?rev=1466753467&do=diff A microcontroller (or MCU, short for microcontroller unit) is a small computer (SoC) on a single integrated circuit containing a processor core, memory, and programmable input/output peripherals. Program memory in the form of Ferroelectric RAM, NOR flash or OTP ROM is also often included on chip, as well as a typically small amount of RAM. Microcontrollers are designed for embedded applications, in contrast to the microprocessors used in personal computers or other general purpose applications c… text/html 2018-09-17T08:41:59+08:00 https://wiki.stepfpga.com/medium?rev=1537144919&do=diff 强度值（Strengths） 有强度的网络可以使模块更加精确。 语法 ( strength0 [, strength1 ] ) | ( strength1 [, strength0 ] ) | cap_strength strength0 = highz0 | pull0 | strong0 | supply0 | weak0 strength1 = highz1 | pull1 | strong1 | supply1 | weak1 cap_strength = large | medium | small text/html 2016-05-25T12:14:39+08:00 https://wiki.stepfpga.com/mico8%E5%8D%95%E7%89%87%E6%9C%BA?rev=1464149679&do=diff 关于LatticeMico8 The LatticeMico8 is an 8-bit microcontroller optimized and fully tested for the MachXO2™ family of Programmable Logic Devices (PLDs). It can also be used as a reference design for the other families of Field Programmable Gate Arrays (FPGAs). Combining a full 18-bit wide instruction set with 32 general purpose registers, the LatticeMico8 is suitable for a wide variety of markets, including communications, consumer, computer, medical, industrial, and automotive. The core consumes m… text/html 2018-09-12T17:53:04+08:00 https://wiki.stepfpga.com/mico8%E5%9C%A8lattice_mxo2_fpga%E4%B8%8A%E7%9A%84%E5%AE%9E%E7%8E%B0?rev=1536745984&do=diff LatticeMico8软核在FPGA上的实现 [latticemico8软核实现过程] text/html 2016-05-25T12:17:25+08:00 https://wiki.stepfpga.com/mico32%E5%A4%84%E7%90%86%E5%99%A8?rev=1464149845&do=diff 关于LatticeMico32 The LatticeMico32™ is a 32-bit Harvard, RISC architecture “soft” microprocessor, available for free with an open IP core licensing agreement. The LatticeMico32 provides the visibility, flexibility and portability that you expect in an open source hardware design. Everything you need is provided, including software development tools (via LatticeMico™ System) and evaluation boards to try out your designs in hardware. text/html 2019-06-06T14:01:51+08:00 https://wiki.stepfpga.com/midi%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559800911&do=diff MIDI引脚定义 乐器数字接口 5 针 DIN 插座 (外设端) 由于游戏端口都转移到声卡上了，这些连接器通常都成双地用于MIDI乐器；原来标准上的两个冗余的＋5V和GND管脚被重定向到MIDI的输入和输出. text/html 2021-08-16T13:32:23+08:00 https://wiki.stepfpga.com/miniprog_docs?rev=1629091943&do=diff 微信小程序中用到的与硬件相关的技术资料 技术资料 * AVR ISP * 物质电阻率表 * AWG和SWG线规 * 载流量表 * 标准电阻表 * 标准电容表 * 电容标记代码表 * 电路原理图符号 * SMD封装尺寸 * 符号和简写表 * 国际单位制作词头 * ASCII表 * 布尔逻辑门 * 7400系列IC * 开关信息 * 78XX芯片 * 电池 * 分贝表 * 无线电频率 引脚定义 * USB接口引脚定义 * 串口接口引脚定义 * 并行接口引脚定义 * 以太网接口引脚定义 * 标准插座引脚定义 * SCART接口引脚定义 * DVI接口引脚定义 * HDMI接口引脚定义 * Display Port引脚定义 * VGA接口引脚定义 * S端子接口引脚定义 * VESA连接器引脚定义 * Jack接口引脚定义 *… text/html 2018-09-14T08:35:28+08:00 https://wiki.stepfpga.com/module?rev=1536885328&do=diff Verilog HDL程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两个语句之间。每个模块实现特定的功能。模块可以进行层次嵌套。 每个模块要进行端口定义,并说明输入输出口,然后对模块的功能进行行为逻辑描述。 text/html 2016-06-06T16:40:27+08:00 https://wiki.stepfpga.com/mosfet?rev=1465202427&do=diff The metal–oxide–semiconductor field-effect transistor (MOSFET, MOS-FET, or MOS FET) is a type of transistor used for amplifying or switching electronic signals. Although the MOSFET is a four-terminal device with source (S), gate (G), drain (D), and body (B) terminals,[1] the body (or substrate) of the MOSFET is often connected to the source terminal, making it a three-terminal device like other field-effect transistors. Because these two terminals are normally connected to each other (short-… text/html 2019-03-22T20:17:48+08:00 https://wiki.stepfpga.com/msp430?rev=1553257068&do=diff The MSP430 is a mixed-signal microcontroller family from Texas Instruments. Built around a 16-bit CPU, the MSP430 is designed for low cost and, specifically, low power consumption[1] embedded applications. 应用 The MSP430 can be used for low powered embedded devices. The current drawn in idle mode can be less than 1 µA. The top CPU speed is 25 text/html 2016-10-23T21:06:48+08:00 https://wiki.stepfpga.com/msp430fr4133_launchpad_%E5%BC%80%E5%8F%91%E5%A5%97%E4%BB%B6?rev=1477228008&do=diff MSP430FR4133 LaunchPad 开发套件 主要文档 * MSP430FR4133 LaunchPad Development Kit (MSP-EXP430FR4133) User's Guide * MSP-EXP430FR4133 Software Examples and Design Files 描述 MSP-EXP430FR4133 LaunchPad 开发套件是适用于 MSP430FR4133 微控制器的简单易用的评估模块 (EVM)。它包含在基于 MSP430 超低功耗 (ULP) FRAM 的微控制器 (MCU) 平台上进行开发所需要的全部资源，包括用于编程、调试和电能计量的板载仿真。该电路板具有可快速集成简单用户界面的板载按钮和 LED，以及使用灵活的软件可配置引脚展示集成驱动器的液晶显示器 (LCD)。… text/html 2021-10-02T12:16:53+08:00 https://wiki.stepfpga.com/multi_leds_on?rev=1633148213&do=diff 点亮多颗LED 正如上所述，我们小脚丫FPGA板上有8颗LED和2颗3色LED，总计8+6=14颗，我们通过逻辑让某些灯亮，某些灯灭，看看代码如何写，实际的效果如何？ 比如： * 8颗LED灯中的1、2、5、6、8亮 text/html 2019-03-19T16:52:40+08:00 https://wiki.stepfpga.com/multimeter?rev=1552985560&do=diff 综述 分类 分类1 分类2 分类3 主要厂商 * 厂商1 * 厂商2 * 厂商3 * 关键指标 主要功能和正确使用 仪器的制作 硬件 软件 参考设计案例 参考资料 使用技巧 text/html 2021-09-30T17:20:03+08:00 https://wiki.stepfpga.com/mux_2_1?rev=1632993603&do=diff 2:1 多路复用器 图 给出了2：1多路选择器的原理图和真值表。它有两个输入信号D0和D1，一个选择输入S和一个输出Y。多路选择器根据选择信号的值在两个输入数据中选择一个作为输出，如果S=0，Y=D0；如果S=1，Y=D1，S也被成为控制信号（control signal），因为它控制多路选择其如何操作。 text/html 2021-09-30T17:26:01+08:00 https://wiki.stepfpga.com/mux_4_1?rev=1632993961&do=diff 4:1 多路复用器 1. 知识点 2. 理论 4选1多路复用器器，即从输入的四个数据中选择其中一个。通过定义两个变量，产生四种状态，分别对应四个数据的输出。由此可得到如下真值表。将输入的a,b,c,d,s0,s1和输出Y的关系写成逻辑表达式则得到： text/html 2022-06-23T13:22:40+08:00 https://wiki.stepfpga.com/mxo2_deboune?rev=1655961760&do=diff 使用Lattice XO2 FPGA做按键消抖 在之前的实验中我们学习了如何用按键作为FPGA的输入控制，在本实验中将学习如何进行按键消抖，用按键完成更多的功能。 1. 硬件说明 按键是一种常用的电子开关，电子设计中不可缺少的输入设备。当按下时使开关导通，松开时则开关断开，内部结构是靠金属弹片来实现通断。 text/html 2018-09-14T08:52:06+08:00 https://wiki.stepfpga.com/nand%E2%80%82?rev=1536886326&do=diff 对于and、nand、nor、or、xor、xnor， * 它们都只能有一个输出端口，可以有多个输入端口，其中输出端口是第一个端口。 * 从逻辑上nand=~and，nor=~or，xnor=~xor。 例子： and a1 （out， in1， in2）； text/html 2025-09-03T13:26:22+08:00 https://wiki.stepfpga.com/navbar?rev=1756877182&do=diff * 产品信息 * FPGA核心板 * FPGA扩展板 * FPGA扩展功能模块 * 模拟系统学习平台 * 小程序中用到的技术资料 * 使用教程 * 什么是FPGA？ * FPGA硬件要点 * 设计工具及流程 * Lattice MXO2系列 * Intel MAX10系列 * 小脚丫线上IDE使用 * 数字电路教程 * AI电子书 * 参考案例 * 小脚丫核心板基础项目 * 小脚丫扩展底板的功能性项目 * 电赛综合训练板的项目 * 周祖成数字系统设计项目 * 软核处理器 * 在线工具 * 在线编程 * 电路仿真… text/html 2016-07-11T09:50:51+08:00 https://wiki.stepfpga.com/nbiot?rev=1468201851&do=diff 基于移动通信技术的窄带物联网（Narrow Band Internet of Things, NB-IoT）成为万物互联网络的一个重要分支。NB-IoT构建于蜂窝网络，只消耗大约180KHz的频段，可直接部署于GSM网络、UMTS网络或LTE网络，以降低部署成本、实现平滑升级。 NB-IoT是IoT领域一个新兴的技术，支持低功耗设备在广域网的蜂窝数据连接，也被叫作低功耗广域网(LPWA)。NB-IoT支持待机时间短、对网络连接要求较高设备的高效连接。NB-IoT终端设备电池寿命可以提高至10年以上，同时还能提供非常全面的室内蜂窝数据连接覆盖。 NB-IoT标准在2016年6月份正式冻结，按计划2017年可开始商用部署。主导厂商有华为、高通、英特尔、联发科等芯片厂商和沃达丰、中国联通等21家运营商。… text/html 2021-10-03T02:12:58+08:00 https://wiki.stepfpga.com/nbit_adder?rev=1633198378&do=diff N位加法器设计 来自来自FPGA4student The next Verilog/ VHDL project is a complete co-processor specially designed for cryptographic applications. The co-processor has standard instructions and dedicated function units specific for security. The co-processor is implemented mainly in VHDL, but the N-bit Adder is designed in Verilog. The Verilog code for the N-bit Adder will be instantiated later in a VHDL design. In next posts, implementations of major modules in the co-processor will be presented. The comp… text/html 2018-09-17T09:33:57+08:00 https://wiki.stepfpga.com/negedge?rev=1537148037&do=diff 事件控制分为边沿触发事件控制和电平敏感事件控制 边沿触发事件控制 格式为：@事件声明 例如：@（posedge Clock） 带有事件控制的进程或过程语句的执行，须等到指定事件发生。上例中，如果Clock信号从低电平变为高电平（正沿），就执行赋值语句；否则进程被挂起，知道Clock信号产生下一个正跳边沿。 text/html 2026-01-18T20:26:44+08:00 https://wiki.stepfpga.com/nfc%E8%BF%91%E5%9C%BA%E9%80%9A%E4%BF%A1%E6%A8%A1%E5%9D%97?rev=1768739204&do=diff NFC 近场通信/刷卡识别模块（PN532） 模块描述 做 刷卡/标签识别、近场配对、数据交换。电赛里常用于“身份识别、启动授权、交互彩蛋”（演示效果很直观）。 原理 PN532 支持 13.56 MHz 非接触通信，支持 ISO/IEC 14443A（MIFARE 等）与 FeliCa 等；传输速率可到 text/html 2018-09-17T09:35:27+08:00 https://wiki.stepfpga.com/nios_ii%E4%BB%8B%E7%BB%8D%E5%8F%8A%E8%B5%84%E6%96%99?rev=1537148127&do=diff NIOS II Nios II 是专为 Altera FPGA(现为Intel FPGA)系列设计的32位嵌入式处理器架构。 Nios II在原有的Nios架构上整合了许多增强功能，使其更适合从DSP到系统控制的更广泛的嵌入式计算应用。 主要特征 text/html 2018-09-14T09:04:09+08:00 https://wiki.stepfpga.com/nmos%E2%80%82?rev=1536887049&do=diff MOS开关有cmos、nmos、pmos、rcmos、rnmos、rpmos。 例子： pmos p1 (out, data, control1); 例子： cmos (w, datain, ncontrol, pcontrol); //is equivalent to: nmos (w, datain, ncontrol); pmos (w, datain, pcontrol); text/html 2018-09-14T08:52:23+08:00 https://wiki.stepfpga.com/nor%E2%80%82?rev=1536886343&do=diff 对于and、nand、nor、or、xor、xnor， * 它们都只能有一个输出端口，可以有多个输入端口，其中输出端口是第一个端口。 * 从逻辑上nand=~and，nor=~or，xnor=~xor。 例子： and a1 （out， in1， in2）； text/html 2018-09-14T08:54:42+08:00 https://wiki.stepfpga.com/not?rev=1536886482&do=diff 对于buf、not， * 它们都只能有一个输入端口，可以有多个输出端口，其中输入端口是最后的端口。 * 从逻辑上not=~buf。 例子： buf b1 （out1， out2， out3， in）； text/html 2018-09-14T08:59:28+08:00 https://wiki.stepfpga.com/notif0%E2%80%82?rev=1536886768&do=diff 对于bufif1、bufif0、notif1、notif0， * 它们只能有一个数据输出端口、一个数据输入端口和一个控制输入端口，第一个端口是数据输出端口，第二个端口是数据输入端口，第三个端口是控制输入端口。 text/html 2018-09-14T08:59:32+08:00 https://wiki.stepfpga.com/notif1?rev=1536886772&do=diff 对于bufif1、bufif0、notif1、notif0， * 它们只能有一个数据输出端口、一个数据输入端口和一个控制输入端口，第一个端口是数据输出端口，第二个端口是数据输入端口，第三个端口是控制输入端口。 text/html 2016-10-21T09:24:01+08:00 https://wiki.stepfpga.com/nucleo_l073rz?rev=1477013041&do=diff NUCLEO-L073RZ开发板 NUCLEO-L073RZ开发板简介 2016年，ST似乎攒足了劲，准备大干一场。 官方主页对STM32 Open Development Environment进行了推介，也就是所谓的STM32 ODE。STM32 ODE是一个易用、灵活、可负担的整体平台，基于STM32 MCU家族系列产品，结合最新的ST官方扩展板，可用于快速搭建产品原型并迅速转换为产品。另一方面，ST对超低功耗产品L0系列进行了重点介绍，STM32 L0系列经精心设计，在低功耗方面达到了一个新的水准。… text/html 2019-06-06T20:00:28+08:00 https://wiki.stepfpga.com/obd-ii%E8%BD%A6%E7%94%A8%E8%BF%9E%E6%8E%A5%E5%99%A8%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559822428&do=diff OBD-II车用连接器引脚定义 OBD-II OBD-II汽车连接器 OBD II插座的位置是在车的司机的一侧，方向盘的下面。 未定义的管脚留给车厂用，随车厂和车型而不同. ---------- OBD-II到DE9的电缆 注: 此电缆不是用来直接插在计算机的串口上的，是用于一些类型的硬件接口。 text/html 2018-09-12T17:47:47+08:00 https://wiki.stepfpga.com/oc8051%E8%BD%AF%E6%A0%B8?rev=1536745667&do=diff OC8051 我们以开源IP分享网站 opencores.org 上面的一款开源8051核-oc8051为基础，介绍8051的结构、工作原理、硬件描述的实现及在FPGA上的仿真、移植过程。 oc8051下载地址：<https://opencores.org/project/8051> 1 关于OC8051 oc8051与8051微控制器是兼容的。所谓兼容性是指oc8051使用相同的指令集。实现起来当然各有差异。 首先，最重要的区别是有两个阶段的流水线操作。在第一周期指令及其操作数被取出和解码时，第二周期用于计算结果并将其写入存储器。我们通过额外的寄存器来实现这一点，其唯一的任务是将信号延迟一个时钟周期。这是必须的，因为我们的想法是我们已经在第一个周期中设置了所有控制信号，然后将一个不需要的控制信号（例如，保存结果的地址）延迟一个周期。 因为我们可能还需要指令的第二个和第三个字节，所以我们使用24位宽总线的程序ROM。由于处理器设计的需要，我们还使用能够同时写入和读取的内部存储器。 其中一个重要方面是总线控制，由主模块（oc8051… text/html 2021-10-02T16:33:08+08:00 https://wiki.stepfpga.com/octal_binary_encoder?rev=1633163588&do=diff 组合逻辑中的十进制到二进制的编码器 1. 知识点 2. CircuitJS电路仿真 3. 原理图 4. Verilog代码 5. 管脚分配 6. 板上验证 text/html 2026-01-18T21:01:18+08:00 https://wiki.stepfpga.com/oled%E6%98%BE%E7%A4%BA%E6%A8%A1%E5%9D%97?rev=1768741278&do=diff 小尺寸 OLED（0.96" 128×64，SSD1306 系） 模块描述 电赛“最常见小屏”：体积小、对比度高、显示清晰，能当主 UI 或副屏。 原理 SSD1306 控制器集成显示 RAM/振荡器/亮度控制；支持 I²C / SPI / 并口 text/html 2022-06-23T13:47:15+08:00 https://wiki.stepfpga.com/oled12864_verilog?rev=1655963235&do=diff 128 * 64 OLED显示驱动程序示例 显示屏模块信息： 我们使用的OLED屏如下图 显示屏的链接：中景园淘宝店128x64 OLED，SPI总线 控制模式： 本例程使用Verilog编程SPI总线，来驱动分辨率为128 * 64的OLED显示屏显示如下信息： * text/html 2016-06-27T09:52:07+08:00 https://wiki.stepfpga.com/on_semiconductor?rev=1466992327&do=diff 安森美半导体 安森美半导体(ON Semiconductor，美国纳斯达克上市代号：ON)致力于推动高能效电子的创新，使客户能够减少全球的能源使用。安森美半导体领先于供应基于半导体的方案，提供全面的高能效连接、传感、电源管理、模拟、逻辑、时序、分立及定制器件阵容。公司的产品帮助工程师解决他们在汽车、通信、计算机、消费电子、工业、医疗及军事/航空应用的独特设计挑战。公司运营敏锐、可靠、世界一流的供应链及品质项目，及在北美、欧洲和亚太地区之关键市场运营包括制造厂、销售办事处及设计中心在内的业务网络。… text/html 2021-10-02T11:57:55+08:00 https://wiki.stepfpga.com/one_led_on?rev=1633147075&do=diff 点亮一颗LED 在这个示例中，我们先以点亮FPGA核心板上的任意一个LED为例，看一下LED的工作原理以及小脚丫FPGA上的LED的配置，Verilog的基本语法。 1. 知识点 * LED的工作原理 * Web IDE的使用 text/html 2025-01-03T14:48:05+08:00 https://wiki.stepfpga.com/online_ide?rev=1735886885&do=diff 快速上手小脚丫线上设计工具 在小脚丫网站www.stepfpga.com注册账号后就可以体验使用线上设计工具，基于浏览器端的开发环境，无需下载FPGA设计工具到本地电脑, 使用方便简单。 图形化输入方式 1.选择编辑方式 text/html 2018-09-14T08:52:35+08:00 https://wiki.stepfpga.com/or%E2%80%82?rev=1536886355&do=diff 对于and、nand、nor、or、xor、xnor， * 它们都只能有一个输出端口，可以有多个输入端口，其中输出端口是第一个端口。 * 从逻辑上nand=~and，nor=~or，xnor=~xor。 例子： and a1 （out， in1， in2）； text/html 2019-03-19T22:29:30+08:00 https://wiki.stepfpga.com/oscilloscope?rev=1553005770&do=diff 关于示波器 示波器，英文叫oscilloscope, 以前也称为oscillograph, 正式名字叫scope, CRO (阴极摄像管示波器), 或DSO (现在的数字示波器), 是电子测量仪器的一种，它能够观察固定变化的信号电压, 并将一个或多个信号的幅度以时间函数的方式进行二维显示，其它的信号比如声音或震动等可以转换成电压信号进行转换并显示。 text/html 2018-09-14T14:08:09+08:00 https://wiki.stepfpga.com/output?rev=1536905289&do=diff input 不能被定义为寄存器型，因此也不能在always中作为赋值的左端 output都可以 text/html 2018-09-14T16:27:04+08:00 https://wiki.stepfpga.com/parameter%E2%80%82?rev=1536913624&do=diff Verilog HDL中的参数（parameter）既不属于变量类型也不属于网络类型范畴。参数不是变量，而是常量。用参数声明一个可变常量，常用于定义延时及宽度等参数。参数定义的格式： parameter par_name1=expression1,…….,par_namen=expression; text/html 2021-09-12T11:10:26+08:00 https://wiki.stepfpga.com/parity_generator_and_check?rev=1631416226&do=diff 奇偶校验生成器和奇偶校验 原理 奇偶校验生成和奇偶校验 案例 * 4位奇偶校验器 text/html 2019-06-05T16:18:58+08:00 https://wiki.stepfpga.com/pc_molex_%E8%8E%AB%E4%BB%95_%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559722738&do=diff PC Molex(莫仕)接口引脚定义 PC外设供电连接器 磁盘驱动器连接器(Molex 8981) 软驱供电(Mini-Molex) 3和4针风扇连接器 注: 3-针和4-针版本是兼容的: 4-针可以插入到3-针的插头(反过来也可以), 但会失去风扇速度控制。 text/html 2018-10-23T23:17:04+08:00 https://wiki.stepfpga.com/pcb%E8%AE%BE%E8%AE%A1%E5%B7%A5%E5%85%B7kicad?rev=1540307824&do=diff KiCad是一种免费、开源的PCB设计工具，它提供了几乎满足任何项目所需的功能。它最初由法国人Jean-Pierre Charras开发，此工具提供了一个用于原理图输入和PCB布局布线的集成化开发环境，在这个工具中还有用于产生BOM、Gerber文件、对PCB及其上元器件进行3D查看的功能。2013年CERN（欧洲核子研究组织）的BE-CO-HT部门开始贡献一些资源支持其成为开源硬件领域与商用的EDA工具相当的工具软件。… text/html 2016-06-09T19:43:11+08:00 https://wiki.stepfpga.com/pcb%E8%AE%BE%E8%AE%A1%E6%B5%81%E7%A8%8B%E5%8F%8A%E8%A7%84%E8%8C%83?rev=1465472591&do=diff 从原型到产品 流程介绍 可制造性设计 PCB设计工具及设计流程 常用工具 在线工具 设计流程 生产工艺考虑 时间规划 PCB设计规范 原理图库构建 原理图绘制 设计检查及网表生成 BOM生成 text/html 2019-06-06T19:50:19+08:00 https://wiki.stepfpga.com/pdmi%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559821819&do=diff PDMI引脚定义 便携式数字媒体接口 注: 三星的Galaxy Tab没有标准的PDMI 连接器。 text/html 2019-03-22T20:19:19+08:00 https://wiki.stepfpga.com/pic?rev=1553257159&do=diff PIC (usually pronounced as “pick”) is a family of microcontrollers made by Microchip Technology, derived from the PIC1650[1][2][3] originally developed by General Instrument's Microelectronics Division. The name PIC initially referred to Peripheral Interface Controller,[4] then it was corrected as Programmable Intelligent Computer.[5] The first parts of the family were available in 1976; by 2013 the company had shipped more than twelve billion individual parts, used in a wide variety of embedded… text/html 2019-03-22T20:23:37+08:00 https://wiki.stepfpga.com/pic32?rev=1553257417&do=diff PIC32M MIPS-based line PIC32MX In November 2007, Microchip introduced the PIC32MX family of 32-bit microcontrollers, based on the MIPS32 M4K Core.[12] The device can be programmed using the Microchip MPLAB C Compiler for PIC32 MCUs, a variant of the GCC compiler. The first 18 models currently in production (PIC32MX3xx and PIC32MX4xx) are pin to pin compatible and share the same peripherals set with the PIC24FxxGA0xx family of (16-bit) devices allowing the use of common libraries, software and … text/html 2026-01-18T20:36:22+08:00 https://wiki.stepfpga.com/pid%E6%8E%A7%E5%88%B6%E5%99%A8%E6%A8%A1%E5%9D%97?rev=1768739782&do=diff PID 控制器模块（含限幅、抗积分饱和） 模块描述 最通用的闭环控制器：温度/速度/位置/光强/电压电流等都能用；电赛里“能调起来、稳得住”的首选。PID 因为直观且有效，被工程上广泛采用。( text/html 2018-03-21T10:59:31+08:00 https://wiki.stepfpga.com/play_fpga_like_arduino?rev=1521601171&do=diff #include "M10PWM.h" #include "M10SevenSeg.h" #define LCD_CSR_CMD 0 #define LCD_CSR_DAT 1 #define LCD_CSR_RST 2 static void lcd_write_cmd (uint8_t data) __reentrant { LCD_CSR = LCD_CSR_CMD; LCD_DATA = data; nop_delay (5); while(LCD_CSR == 0); } static void lcd_write_dat (uint8_t data) __reentrant { LCD_CSR = LCD_CSR_DAT; LCD_DATA = data; nop_delay (5); while(LCD_CSR == 0); } static void lcd_reset () __reentrant { LCD_CSR = LCD_CSR_RST; delay(50); … text/html 2018-03-22T09:30:05+08:00 https://wiki.stepfpga.com/play_fpga_like_arduino_step_test_app?rev=1521682205&do=diff // ******************************************************************** // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // ******************************************************************** // File name : step_test // Author : PulseRain Technology LLC & STEP FPGA // Description : This program is developed by Arduino IDE, runninng on the STEP-MAX10 board embedded a PulseRain FP51-1T MCU core. // Web : www.stepfpga.com www.pulserain.com // // ------… text/html 2016-05-26T21:31:01+08:00 https://wiki.stepfpga.com/pll?rev=1464269461&do=diff A phase-locked loop or phase lock loop (PLL) is a control system that generates an output signal whose phase is related to the phase of an input signal. While there are several differing types, it is easy to initially visualize as an electronic circuit consisting of a variable frequency oscillator and a phase detector. The oscillator generates a periodic signal. The phase detector compares the phase of that signal with the phase of the input periodic signal and adjusts the oscillator to keep the… text/html 2018-09-14T09:04:47+08:00 https://wiki.stepfpga.com/pmos%E2%80%82?rev=1536887087&do=diff MOS开关有cmos、nmos、pmos、rcmos、rnmos、rpmos。 例子： pmos p1 (out, data, control1); 例子： cmos (w, datain, ncontrol, pcontrol); //is equivalent to: nmos (w, datain, ncontrol); pmos (w, datain, pcontrol); text/html 2019-03-19T22:16:52+08:00 https://wiki.stepfpga.com/pocket_instrument?rev=1553005012&do=diff 综述 分类 分类1 分类2 分类3 主要厂商 * 厂商1 * 厂商2 * 厂商3 * 关键指标 主要功能和正确使用 仪器的制作 硬件 软件 参考设计案例 参考资料 [Keysight手持示波器的说明书] 使用技巧 text/html 2018-09-17T09:33:39+08:00 https://wiki.stepfpga.com/posedge%E2%80%82?rev=1537148019&do=diff 事件控制分为边沿触发事件控制和电平敏感事件控制 边沿触发事件控制 格式为：@事件声明 例如：@（posedge Clock） 带有事件控制的进程或过程语句的执行，须等到指定事件发生。上例中，如果Clock信号从低电平变为高电平（正沿），就执行赋值语句；否则进程被挂起，知道Clock信号产生下一个正跳边沿。 text/html 2016-06-28T18:32:48+08:00 https://wiki.stepfpga.com/power_integrations?rev=1467109968&do=diff Power Integrations, Inc.是一家提供用于高压电源转换系统的高性能电子元器件的供应商，总部位于美国硅谷。我们所推出的集成电路和二极管可帮助包括电视机、PC、家电、智能电表和LED灯在内的大量电子产品设计出小巧紧凑的高能效AC-DC电源。我们的SCALE™ IGBT驱动器可提高大功率应用的效率、可靠性和成本效益，其应用领域包括工业电机、太阳能和风能系统、电动汽车和高压直流输电等。自1998年问世以来，Power Integrations的EcoSmart®节能技术已节省了数十亿美元的能耗，避免了数以百万吨的碳排放。由于我们的产品对环境保护的作用，Power Integrations的股票已被归入到由Cleantech Group LLC及Clean Edge赞助的环保技术股票指数下。… text/html 2018-09-14T16:40:20+08:00 https://wiki.stepfpga.com/primitive?rev=1536914420&do=diff Verilog有内建原语如门，传输管，开关等，这些都是相当小的原语，如果我们需要更为复杂的原语，verilog提供了UDP，也就是用户定义原语（User Defined Primitives）. 使用UDP可以建模组合电路和时序电路。 text/html 2021-10-02T21:20:42+08:00 https://wiki.stepfpga.com/priority_encoder?rev=1633180842&do=diff 优先编码器 在之前的教程中，我们已经看到了对给定数据进行编码的二进制编码器。但是一个标准的数字编码器有一个限制，如果在给定的时间有多个输入是有源的，那么它的输出就会产生误差。如果两个输入同时是逻辑1，它将生成一个未定义的输出组合。 text/html 2017-07-05T13:41:41+08:00 https://wiki.stepfpga.com/project?rev=1499233301&do=diff * 兼容Arduino底板 * 兼容树莓派底板 * 传感器模块 * Led点阵模块 * 电子琴模块 * 功能扩展模块 text/html 2017-06-09T17:13:08+08:00 https://wiki.stepfpga.com/ps2%E9%94%AE%E7%9B%98%E6%A8%A1%E5%9D%97?rev=1496999588&do=diff 基于STEP FPGA的PS2键盘驱动 本节将和大家一起使用FPGA驱动底板上的PS2接口的键盘外设。 ====硬件说明==== 我们的STEP-BaseBoard底板上集成了PS2键盘的接口，可以供大家连接PS2键盘或PS2鼠标完成相应设计，接下来我们来了解PS2接口的硬件连接及PS2键盘的驱动方法。 text/html 2018-09-17T08:41:23+08:00 https://wiki.stepfpga.com/pull0%E2%80%82?rev=1537144883&do=diff 强度值（Strengths） 有强度的网络可以使模块更加精确。 语法 ( strength0 [, strength1 ] ) | ( strength1 [, strength0 ] ) | cap_strength strength0 = highz0 | pull0 | strong0 | supply0 | weak0 strength1 = highz1 | pull1 | strong1 | supply1 | weak1 cap_strength = large | medium | small text/html 2018-09-17T08:41:29+08:00 https://wiki.stepfpga.com/pull1?rev=1537144889&do=diff 强度值（Strengths） 有强度的网络可以使模块更加精确。 语法 ( strength0 [, strength1 ] ) | ( strength1 [, strength0 ] ) | cap_strength strength0 = highz0 | pull0 | strong0 | supply0 | weak0 strength1 = highz1 | pull1 | strong1 | supply1 | weak1 cap_strength = large | medium | small text/html 2018-09-14T09:13:18+08:00 https://wiki.stepfpga.com/pulldown%E2%80%82?rev=1536887598&do=diff 上下拉有pullup、pilldown。 例子： pullup （strong1）p1（neta），p2（netb）； text/html 2018-09-14T09:12:58+08:00 https://wiki.stepfpga.com/pullup?rev=1536887578&do=diff 上下拉有pullup、pilldown。 例子： pullup （strong1）p1（neta），p2（netb）； text/html 2021-09-13T22:49:44+08:00 https://wiki.stepfpga.com/pulse_gen?rev=1631544584&do=diff 脉冲发生器 1. 硬件平台 * STEP-MXO2第一代 * STEP-Baseboard 2. 设计要求 * 掌握Verilog子模块的调用 * 掌握PWM和脉冲发生的原理 * 基于STEP-Baseboard平台实现脉冲发生器的设计，周期可调，占空比可调 3. 工作原理 脉冲发生器是信号发生器的一种，是周期和占空比均可调的矩形脉冲的发生器。 text/html 2016-06-29T13:39:06+08:00 https://wiki.stepfpga.com/pulse_gen.v?rev=1467178746&do=diff 脉冲发生器顶层设计文件 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Pulse_gen // // Author: Step // // Description: Pulse generate module // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // ------------------------------------------------------… text/html 2022-12-29T14:39:09+08:00 https://wiki.stepfpga.com/pwm?rev=1672295949&do=diff PWM（脉冲宽度调制）原理、应用以及实现 1. PWM的原理 PWM（Pulse Width Modulation）全称脉冲宽度调制，它通过对一系列脉冲的宽度进行调制，来等效地获得所需要波形（含形状和幅值）。 面积等效原理 text/html 2023-03-11T16:08:17+08:00 https://wiki.stepfpga.com/pwm_verilog?rev=1678522097&do=diff PWM的应用及相应的Verilog代码 1 PWM的工作原理 可以阅读关于PWM以及以下的公众号文章： * 漫谈“独臂神通”PWM（1）：用1根管脚、1个电阻和1个电容实现DAC * 漫谈“独臂神通”PWM（2）：DAC的低通滤波器设计 * 漫谈“独臂神通”PWM（3）：用PWM点灯调光 * 漫谈“独臂神通”PWM（4）：驱动伺服电机 * 漫谈“独臂神通”PWM（5）：开关稳压器的调压控制 2 用于产生PWM的几种形式 通过简单的计数器来实现 使用一个自由运行的计数器就可以产生一个简单的PWM波形，如下面的例子：… text/html 2019-03-22T15:08:58+08:00 https://wiki.stepfpga.com/pynq?rev=1553238538&do=diff Home PYNQ是什么？ PYNQ is an open-source project from Xilinx® that makes it easy to design embedded systems with Xilinx Zynq® Systems on Chips (SoCs). Using the Python language and libraries, designers can exploit the benefits of programmable logic and microprocessors in Zynq to build more capable and exciting embedded systems. PYNQ users can now create high performance embedded applications with text/html 2016-07-20T16:08:44+08:00 https://wiki.stepfpga.com/qorvo?rev=1469002124&do=diff Qorvo是由美国两家射频公司RFMD和Triquint合并而来，两家公司在2014年初宣布合并，新公司名称为Qorvo。2015年初新公司完成了对两家公司的业务整合。 前所未有地快速投放市场 Qorvo (“kor-vo”) 可让客户更快地启动新一代产品的设计。我们独有的人才、技术、扩展性和创新组合，可帮助您消除将最强大的创意投放到市场过程中所面临的障碍。 text/html 2017-05-31T10:19:17+08:00 https://wiki.stepfpga.com/quartus%E5%AE%89%E8%A3%85%E5%8F%8A%E9%85%8D%E7%BD%AE?rev=1496197157&do=diff Quarus Prime安装配置 1.概述 Quartus Prime是Intel（原Altera）公司的综合性PLD/FPGA开发软件，作为一种可编程逻辑的设计环境，由于其强大的设计能力和直观易用的接口，具有运行速度快，界面统一，功能集中，易学易用等特点，越来越受到数字系统设计者的欢迎。 text/html 2017-05-31T15:22:26+08:00 https://wiki.stepfpga.com/quartus_prime%E7%9A%84%E4%BD%BF%E7%94%A8?rev=1496215346&do=diff Quartus Prime的上手使用 1.创建第一个工程 1.1新建工程 (1)启动Quartus软件：双击Quartus系列软件图标，界面如下（以Quartus Prime16.1为例）。 (2)创建工程：点击File→New Project Wizard选项 或 点击Home页面中的New Project Wizard图标。 text/html 2019-07-04T17:11:46+08:00 https://wiki.stepfpga.com/quartus_prime?rev=1562231506&do=diff Quartus Prime 概览 Quartus Prime是Altera被Intel收购之后推出的免费、强大的设计软件，包括了从设计输入和综合直至优化、验证和仿真各个阶段您设计英特尔 FPGA、SoC 和 CPLD所需的一切。Quartus Prime Lite是大批量器件系列理想的设计工具，可以免费下载并不需要许可。支持Windows64位，Linux64位等操作系统，安装包大小约为3.2G（只包含Max10安装包），由于其软件直接从国外服务器上进行下载，有时会导致下载中断，因此我们在云盘备份了一套最新的Quartus Prime Lite供大家进行下载。… text/html 2019-06-05T14:54:36+08:00 https://wiki.stepfpga.com/rca%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559717676&do=diff RCA接口引脚定义 RCA 连接器 text/html 2018-09-14T09:04:51+08:00 https://wiki.stepfpga.com/rcmos%E2%80%82?rev=1536887091&do=diff MOS开关有cmos、nmos、pmos、rcmos、rnmos、rpmos。 例子： pmos p1 (out, data, control1); 例子： cmos (w, datain, ncontrol, pcontrol); //is equivalent to: nmos (w, datain, ncontrol); pmos (w, datain, pcontrol); text/html 2018-09-14T16:14:59+08:00 https://wiki.stepfpga.com/real?rev=1536912899&do=diff 实数 （real） 实数常数定义符合IEEE Std 754-1985标准，采用双精度浮点数（double-precision floating-point numbers）。实数有两种方式：十进制法和科学计数法。 例如： 1.2， 0.1， 2394.26331 1.2.E12， 1.30e-2， 0.1e-0， 23E10, 29E-2 236.123_763_e-12 //underscores are ignored 当把实数赋给一个整数变量时，按四舍五入转换后赋值。 例如，35.7和35.5都转换成36，而35.2则转换成35。 例如，-1.5转换成-2，而1.5则转换成2.… text/html 2018-09-14T16:17:55+08:00 https://wiki.stepfpga.com/realtime%E2%80%82?rev=1536913075&do=diff 在Verilog HDL中有两类型的时间系统函数，realtime。用这两个系统用函数可以的大当前的仿真时间。 $time可以返回一个64位的整数来表示当前仿真时刻值，该时刻是以模块的仿真时间尺度位基准的。 text/html 2018-09-14T14:43:33+08:00 https://wiki.stepfpga.com/reg?rev=1536907413&do=diff wire 和reg是Verilog程序里的常见的两种变量类型，它们都是构成verilog程序逻辑最基本的元素。 Wire主要起信号间连接作用，用以构成信号的传递或者形成组合逻辑。因为没有时序限定，wire的赋值语句通常和其他block语句并行执行。 text/html 2019-05-10T12:01:27+08:00 https://wiki.stepfpga.com/reindeer_step?rev=1557460887&do=diff 在小脚丫FPGA板上玩转开源农场（FARM）FPGA+Arduino+RISC-V+Make ---------- 经过美国PulseRain Technology与小脚丫团队的不懈努力，在小脚丫Cyclone10开发板上成功移植了PulseRain Reindeer RISC-V 软核，并且开发了配套Arduino IDE的板子支持包，使得用户可以通过Arduino开发环境直接对嵌入到FPGA中的RISC-V软核进行编程。说到这种FPGA+Arduino+软核CPU的开发方式，是不是有种似曾相识的感觉，不错，之前我们就在STEP MAX10开发板上移植过PulseRain Technology的8051软核FT51-1T（… text/html 2019-04-09T17:22:39+08:00 https://wiki.stepfpga.com/reindeer_step_arduino_app1?rev=1554801759&do=diff volatile uint8_t* const REG_GPIO = (uint8_t*)0x20000018; #define P0 (REG_GPIO[0]) #define P1 (REG_GPIO[1]) #define P2 (REG_GPIO[2]) #define P3 (REG_GPIO[3]) int kkk[1*1024]={999, 1000, 10001, 1898, 8888}; void setup() { // put your setup code here, to run once: Serial.print(" ===================="); P3 = 0xAA; delay (1000); } int t = 0; uint32_t i = 0; uint8_t led_position = 0; void loop() { Serial.print (i); i = (i + 1) %(1024); Serial.print(" ====================")… text/html 2018-09-14T09:44:49+08:00 https://wiki.stepfpga.com/release%E2%80%82?rev=1536889489&do=diff 除assign-deassign外另一种形式的过程连续赋值是force和release过程语句，它们和assign-deassign对有类似的作用，但是force既可以对变量使用，也可以对线网使用。force过程连续的使用规则如下。 * text/html 2018-09-14T10:18:03+08:00 https://wiki.stepfpga.com/repeat?rev=1536891483&do=diff Verilog有4种循环语句，如下所示。 * forever：持续不断地执行，就是死循环。 * repeat：执行括号内表达式指定的循环次数，如果表达式是x或z，就不执行。 * while：与C语言的while循环一样，当括号内表达式为true时就执行，否则不进入循环或跳出循环。 text/html 2021-09-13T01:50:04+08:00 https://wiki.stepfpga.com/rgb_led?rev=1631469004&do=diff 三色灯控制 1. 硬件平台 * STEP-MXO2第二代 2. 设计要求 * 掌握按键消抖和PWM的实现原理 * 了解LED通过PWM调亮度的方法 * 掌握三基色颜色合成的原理 * 基于STEP-MXO2第二代平台实现三色灯的基本颜色合成及亮度控制 text/html 2021-10-02T12:50:16+08:00 https://wiki.stepfpga.com/rgb_led_on_sw?rev=1633150216&do=diff 开关控制LED的颜色组合 1. 知识点 从逻辑的角度，这段代码跟第4节的代码没什么区别，用了一个三色LED灯代替8个单色的灯，目的是为了让大家通过实际的效果体会一下三色灯的颜色搭配。 text/html 2021-09-12T11:50:32+08:00 https://wiki.stepfpga.com/ring_counter?rev=1631418632&do=diff 环形计数器 1. 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握环形计数器原理； * （3）学习用Verilog HDL行为级描述时序逻辑电路。 2. 实验任务 text/html 2021-10-03T02:18:26+08:00 https://wiki.stepfpga.com/ripple_carry_adder?rev=1633198706&do=diff Ripple Carry Adder A Verilog code for a 4-bit Ripple-Carry Adder is provided in this project. The 4-bit ripple-carry adder is built using 4 1-bit full adders as shown in the following figure. You can find the behavioral Verilog code for 1-bit full adder: here Or use the structural Verilog code for the full adder based on its logic diagram as follows: text/html 2016-06-29T15:51:43+08:00 https://wiki.stepfpga.com/risc?rev=1467186703&do=diff RISC的英文全称是Reduced Instruction Set Computer，中文是精简指令集计算机。特点是所有指令的格式都是一致的，所有指令的指令周期也是相同的，并且采用流水线技术。在中高档服务器中采用RISC指令的CPU主要有Compaq（康柏，即新惠普）公司的Alpha、HP公司的PA-RISC、IBM公司的PowerPC、MIPS公司的MIPS和SUN公司的Sparc。 text/html 2019-09-05T14:18:31+08:00 https://wiki.stepfpga.com/risc_v?rev=1567664311&do=diff RISC-V（发音为“risk-five”）是基于已建立的精简指令集计算机（RISC）原理的开源硬件指令集架构（ISA）。该项目于2010年在加州大学伯克利分校开始，但许多贡献者都是不隶属于该大学的志愿者。2019年3月，用户端的版本2.2的ISA固定下来，大多数软件开发者可以继续进行开发。 特许模式的ISA的草案版本1.10可以使用。 调试规范可用作草案版本0.13.1。 text/html 2025-09-03T18:21:47+08:00 https://wiki.stepfpga.com/rms%E8%BD%AC%E6%8D%A2%E6%A8%A1%E5%9D%97?rev=1756894907&do=diff RMS转换模块技术文档 描述 本模块采用AD637真有效值转换器为核心，集成精密滤波电容和温度补偿电路，实现交流信号的真有效值(True RMS)精确测量。支持0.1Hz-1MHz宽带宽，峰值因数1-5，转换精度±0.2%，具备温度漂移补偿和增益调节功能，内置输入保护和输出缓冲，适用于交流电压电流测量、功率分析、音频测试、波形失真分析等需要精确RMS测量的应用场合。 text/html 2018-09-14T09:04:59+08:00 https://wiki.stepfpga.com/rnmos%E2%80%82?rev=1536887099&do=diff MOS开关有cmos、nmos、pmos、rcmos、rnmos、rpmos。 例子： pmos p1 (out, data, control1); 例子： cmos (w, datain, ncontrol, pcontrol); //is equivalent to: nmos (w, datain, ncontrol); pmos (w, datain, pcontrol); text/html 2016-05-26T21:20:33+08:00 https://wiki.stepfpga.com/rom?rev=1464268833&do=diff Read-only memory (ROM) is a type of non-volatile memory used in computers and other electronic devices. Data stored in ROM can only be modified slowly, with difficulty, or not at all, so it is mainly used to store firmware (software that is closely tied to specific hardware and unlikely to need frequent updates) or application software in plug-in cartridges. text/html 2022-06-23T13:13:28+08:00 https://wiki.stepfpga.com/rotaryencoder_verilog?rev=1655961208&do=diff 基于STEP FPGA的旋转编码器电路驱动 硬件说明 ---------- 旋转编码器是用来测量转速的装置，因其人性化的操作被用于越来越多的电子设备中，旋转编码器有多种分类： * 以编码器工作原理可分为：光电式、磁电式和触点电刷式。 text/html 2019-03-22T19:34:55+08:00 https://wiki.stepfpga.com/rpi?rev=1553254495&do=diff 树莓派（Raspberry Pi）是Raspberry Pi基金会在英国开发的一系列小型单板计算机，用于促进学校和发展中国家的基础计算机科学教学。树莓派刚一推出就变得比预期更受欢迎，其原定的目标市场之外的很多应用出人预料地蓬勃发展，比如被用于机器人等。官方出售的树莓派产品不包括外围设备（如键盘和鼠标）和外壳，但是一些配件已包含在几个官方和非官方捆绑的套件中。 text/html 2018-09-14T09:04:55+08:00 https://wiki.stepfpga.com/rpmos%E2%80%82?rev=1536887095&do=diff MOS开关有cmos、nmos、pmos、rcmos、rnmos、rpmos。 例子： pmos p1 (out, data, control1); 例子： cmos (w, datain, ncontrol, pcontrol); //is equivalent to: nmos (w, datain, ncontrol); pmos (w, datain, pcontrol); text/html 2017-03-26T20:00:56+08:00 https://wiki.stepfpga.com/rs-232?rev=1490529656&do=diff 将FPGA和PC连接的最简单的方式就是通过一个串行接口，我们只需要一个发送器和一个接收器模块。 异步发送器 它产生一个叫“TxD”的信号，通过将数据串行化进行传输. 异步接收器 它从FPGA外部接收一个叫 text/html 2026-01-18T20:28:38+08:00 https://wiki.stepfpga.com/rs232%E4%B8%B2%E5%8F%A3%E6%A8%A1%E5%9D%97?rev=1768739318&do=diff USB–UART 下载/调试桥模块（CP2102 / CH340） 模块描述 把 MCU 的 UART 变成电脑 USB 虚拟串口（VCP），用于 下载程序、打印日志、上位机调参、数据回传。基本属于“电赛必带口粮”。 原理 USB 全速设备（12 Mbps）把 USB 数据封装为 UART 帧，桥接 TX/RX（可带 RTS/CTS）。常见芯片： text/html 2026-01-18T20:23:30+08:00 https://wiki.stepfpga.com/rs485%E9%80%9A%E4%BF%A1%E6%A8%A1%E5%9D%97?rev=1768739010&do=diff RS-485 半双工总线模块（MAX485 / 同类） 模块描述 用差分信号做 远距离、强抗干扰、多点总线 通信；电赛里常用于“分布式节点 + 主控”的结构（例如多板协同、远端传感器箱）。 原理 UART 数据经 RS-485 收发器变成 A/B 差分线；半双工用 text/html 2018-09-14T09:11:23+08:00 https://wiki.stepfpga.com/rtran%E2%80%82?rev=1536887483&do=diff 双向传输开关有tran、tranif1、tranif0、rtran、rtranif1、rtranif0。 * 对于tran和rtran，它们有两个端口，都是双向数据端口。 * 对于tranif1、tranif0、rtranif1、rtranif0，它们有三个端口，前两个端口是双向数据端口，第三个端口是控制输入端口。 text/html 2018-09-14T09:11:13+08:00 https://wiki.stepfpga.com/rtranif0?rev=1536887473&do=diff 双向传输开关有tran、tranif1、tranif0、rtran、rtranif1、rtranif0。 * 对于tran和rtran，它们有两个端口，都是双向数据端口。 * 对于tranif1、tranif0、rtranif1、rtranif0，它们有三个端口，前两个端口是双向数据端口，第三个端口是控制输入端口。 text/html 2018-09-14T09:11:18+08:00 https://wiki.stepfpga.com/rtranif1%E2%80%82?rev=1536887478&do=diff 双向传输开关有tran、tranif1、tranif0、rtran、rtranif1、rtranif0。 * 对于tran和rtran，它们有两个端口，都是双向数据端口。 * 对于tranif1、tranif0、rtranif1、rtranif0，它们有三个端口，前两个端口是双向数据端口，第三个端口是控制输入端口。 text/html 2019-06-05T10:18:31+08:00 https://wiki.stepfpga.com/s%E7%AB%AF%E5%AD%90%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559701111&do=diff S端子接口引脚定义 S-Video 4芯 mini-DIN插座 text/html 2018-09-17T11:18:55+08:00 https://wiki.stepfpga.com/scalared?rev=1537154335&do=diff vectored和scalared是矢量网络型或矢量寄存器型数据声明中的可选择关键字。如果这些关键字被使用，那么矢量的某些操作就会受约束。如果使 用关键字vectored，那么矢量的位选择或部分位选择以及强度指定就被禁止，而PLI就会认为数据对象未被展开。如果使用关键字scalared，那么矢量的位或部分位选择就被允许，PLI认为数据对象将被展开。下例是使用关键字vectored和scalared的例子。… text/html 2019-06-05T08:57:46+08:00 https://wiki.stepfpga.com/scart%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559696266&do=diff SCART接口引脚定义 SCART 从前面看的插座 * (1) 很少被支持. * (2) 非标准扩展 * (3) 从STB到VCR 当用于无人值守录音 * (4) 协议未标准化, 例如D²B * (5) 双向总线 * (6) 此管脚是插头的外壳/包装的一部分.在便宜的电缆中常被接到整个的屏蔽层上。在设备中，管脚21应单独连接到机架，但通常它很少跟其它的接地管脚相连。 text/html 2022-06-23T13:35:23+08:00 https://wiki.stepfpga.com/scope_verilog?rev=1655962523&do=diff 基于FPGA逻辑的示波器设计 1 ADC采集数据的搬移 1.1 基于FIFO的机制 FPGA处理2个时钟域之间的数据交换： * 一个慢的系统时钟 - 固定为25MHz * ADC采样时钟（一般为快速时钟，比如说50MHz），它由FPGA产生并送给ADC text/html 2017-03-26T22:05:04+08:00 https://wiki.stepfpga.com/sd_card?rev=1490537104&do=diff SD cards are easily interfaceable with FPGAs. They come in different sizes (standard, mini and micro) but electrically they all work the same way. Let's focus on micro-SD cards since they are conveniently small and popular nowadays. Micro-SD cards have 8 pins. First the power connection goes on pins 4 and 6. text/html 2021-09-12T11:56:43+08:00 https://wiki.stepfpga.com/second_watch_counter?rev=1631419003&do=diff 秒表计数器 1. 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握计数器原理； * （3）掌握用Verilog HDL数据流和行为级描述寄存器单元的方法。 text/html 2016-07-05T09:40:00+08:00 https://wiki.stepfpga.com/sensirion?rev=1467682800&do=diff 公司简介 Sensirion盛思锐是一家世界领先的传感器制造商，提供高品质温湿度传感器、气体和液体流量计和流量控制器等，Sensirion成立于 1998年，公司总部设在瑞士苏黎世附近的Stäfa，目前拥有约500名员工并在美国、韩国、日本、中国和德国等多国设有分公司。其瑞士总部主要负责研发和生产。 text/html 2018-10-24T15:03:06+08:00 https://wiki.stepfpga.com/serial_bus?rev=1540364586&do=diff * I2S * SPI * UART * USB text/html 2016-06-10T17:44:13+08:00 https://wiki.stepfpga.com/serial_detect.v?rev=1465551853&do=diff 序列检测设计文件 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Serial_Detect // // Author: Step // // Description: Serial date detect // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // --------------------------------------------------------… text/html 2016-06-10T17:45:31+08:00 https://wiki.stepfpga.com/serial_detect_test.v?rev=1465551931&do=diff 序列检测测试文件 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Serial_Detect_test // // Author: Step // // Description: Testbench for Serial_Detect // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // -----------------------------------------… text/html 2021-09-12T11:39:11+08:00 https://wiki.stepfpga.com/shift_reg?rev=1631417951&do=diff 移位寄存器 原理 * 外部链接 案例 * 7位右移移位寄存器 text/html 2016-06-30T09:20:28+08:00 https://wiki.stepfpga.com/sid?rev=1467249628&do=diff SID显示周展会（SID Display Week） 美国显示周及SID年会每年在美国举办。该展是由国际信息显示学会主办，该展从举办至今，已经有53年的历史，是目前全球最具影响力的显示领域专业盛会。国际信息显示学会(The Society for Information Display, SID)是信息显示领域的最大和最权威的专业学术组织。每年在全球举办许多的国际学术会议、论坛和展览。该组织成立于1962年，总部设在美国，并在世界各地设有多个分布;全世界有6000多名会员，范围涉及所有与信息显示相关的领域，包括研究，设计，标准制定，工程技术，生产管理，市场销售及应用等。根据主办方统计数据显示，2001年至2013年平均每年有225家企业参展，476个展位，参会人数达到6500多名，展出面积达到52000平方英尺。… text/html 2016-05-25T13:58:12+08:00 https://wiki.stepfpga.com/sidebar?rev=1464155892&do=diff 菜单 * FPGA快速入门 * 电源系统设计 * PCB设计流程及规范 * MCU设计 * 物联网系统 * 测试测量仪器 text/html 2016-07-08T10:10:59+08:00 https://wiki.stepfpga.com/sigfox?rev=1467943859&do=diff Technology SIGFOX employs “a cellular style system that enables remote devices to connect using ultra-narrow band (UNB) technology”, the same used for submarine communications during World War I. As one expert explains, “M2M and IoT will give rise to billions of nodes that require connecting. Most of these will require only low bandwidth to transfer small amounts of data. Some will also require this to be connected over distances greater than those achievable simply by a transmitter on its own.… text/html 2019-03-25T21:36:18+08:00 https://wiki.stepfpga.com/siggen?rev=1553520978&do=diff 信号发生器类型比较多，在不同的场合可采用不同的信号发生器, 有函数发生器、射频微波信号发生器、任意波形发生器、数字模式发生器或频率发生器等，它们都是能够产生周期性或非周期型电信号(以模拟信号或数字信号的方式)的电子设备. 被广泛应用于设计、测试、调试以及维修等场合。 随着技术的发展，现在的信号发生器一般都是采用 text/html 2019-03-19T22:32:10+08:00 https://wiki.stepfpga.com/signalgenerator?rev=1553005930&do=diff 综述 分类 分类1 分类2 分类3 主要厂商 * 厂商1 * 厂商2 * 厂商3 * 关键指标 主要功能和正确使用 仪器的制作 硬件 软件 参考设计案例 参考资料 [TEK的信号源基础] 使用技巧 信号发生器类型比较多，在不同的场合可采用不同的信号发生器, 有函数发生器、射频微波信号发生器、任意波形发生器、数字模式发生器或频率发生器等，它们都是能够产生周期性或非周期型电信号(以模拟信号或数字信号的方式)的电子设备. 被广泛应用于设计、测试、调试以及维修等场合。 随着技术的发展，现在的信号发生器一般都是采用… text/html 2018-09-14T16:00:58+08:00 https://wiki.stepfpga.com/signed?rev=1536912058&do=diff 如果想要在计算表达式时获得一致和谐的结果，那么控制表达式中的符号就很重要。除了下面描述的内容，系统函数unsigned()用于处理表达式的类型转换。 $signed //returned value is signed $unsigned //returned value is unsigned text/html 2021-10-03T01:46:43+08:00 https://wiki.stepfpga.com/simple_scope_fpga?rev=1633196803&do=diff 示波器是电子工程师的眼镜，它同万用表、信号发生器、电源一起号称工程师四大件。随着技术的发展，当前使用的几乎所有的示波器都是数字示波器，其核心就是将被测量的模拟信号通过高速的A/D变换器变换成数字信号，在显示屏幕上以时域波形的方式显示出来。不同价位的示波器主要差别在于取样频率、波形的存储深度以及内置的数字信号处理功能。 text/html 2016-07-05T09:35:11+08:00 https://wiki.stepfpga.com/skyworks_solutions?rev=1467682511&do=diff Skyworks Solutions公司是一家总部位于美国马萨诸塞州的半导体公司，主要提供高性能模拟与混合信号产品，以射频前端解决方案闻名于世。Skyworks提供多样化标准与定制线性产品，支持汽车业、宽带、蜂窝通信基础设施、能源管理、工业、医疗、军事和手机等各项应用，美国之外，在亚洲、欧洲和北美等全球各地均设有工程、制造、销售与服务站点。 text/html 2018-09-17T08:42:07+08:00 https://wiki.stepfpga.com/small%E2%80%82?rev=1537144927&do=diff 强度值（Strengths） 有强度的网络可以使模块更加精确。 语法 ( strength0 [, strength1 ] ) | ( strength1 [, strength0 ] ) | cap_strength strength0 = highz0 | pull0 | strong0 | supply0 | weak0 strength1 = highz1 | pull1 | strong1 | supply1 | weak1 cap_strength = large | medium | small text/html 2019-06-04T13:10:15+08:00 https://wiki.stepfpga.com/smd%E5%B0%81%E8%A3%85%E5%B0%BA%E5%AF%B8?rev=1559625015&do=diff SMD封装尺寸 电阻和电容 * 这些值仅做参考,可以查询相关的数据手册来获取准确的数值。 SOD (小型二极管) MELF (金属电极无引线面) SOT (小型晶体管) text/html 2018-09-14T13:42:22+08:00 https://wiki.stepfpga.com/specify%E2%80%82?rev=1536903742&do=diff 模块路径延迟是由specify块描述的，specify块是模块内包围在specify和endspecify之间的部分。specify块有如下用途。 * 描述模块路径（Module path），把延迟赋给这些路径。 * 执行时序检查（Timing check），确保模块输入端口上发生的事件满足模块的时序约束（Timing constraint）。 text/html 2018-09-17T11:16:12+08:00 https://wiki.stepfpga.com/specparam%E2%80%82?rev=1537154172&do=diff specparam声明了一种较为特殊的参数，除了不能赋值给parameter外，其可以出现在一个模块的任何位置，specparam指定的参数的声明必须先于其使用。与其他参数不同的是，specparam指定的参数不能在模块中通过例化或者参数传递进行修改，唯一可以修改参数肚饿方法是通过SDF反标修改。 text/html 2026-01-18T20:24:43+08:00 https://wiki.stepfpga.com/spi%E9%80%9A%E4%BF%A1%E6%A8%A1%E5%9D%97?rev=1768739083&do=diff SPI 高速外设接口/电平转换模块（TXB0108 等） 模块描述 把主控 SPI 拉出去接 高速 ADC/DAC、屏幕、存储器、无线模块 等；同时解决 1.8V/3.3V/5V 电平不一致、长排线反射、ESD 易死等工程问题。 原理 text/html 2021-09-13T01:13:39+08:00 https://wiki.stepfpga.com/spi?rev=1631466819&do=diff SPI - 同步、全双工的串行外设接口 SPI(Serial Peripheral Interface - 同步外设接口)总线是一种用于短距离通信（主要是嵌入式系统中）的同步串行通信接口规范，虽然没有正式的国际标准，但这种接口协议由Motorola发明迄今经过很多厂商的支持，已经成了一种事实标准，被广泛用于各种 text/html 2019-03-19T22:12:50+08:00 https://wiki.stepfpga.com/spread_analyzer?rev=1553004770&do=diff 综述 分类 分类1 分类2 分类3 主要厂商 * 厂商1 * 厂商2 * 厂商3 * 关键指标 主要功能和正确使用 仪器的制作 硬件 软件 参考设计案例 参考资料 * [罗德与斯瓦滋公司关于频谱仪的基础文档] * [Keysight公司关于频谱仪的基础文档] 使用技巧 text/html 2021-09-12T11:31:03+08:00 https://wiki.stepfpga.com/sr_ff?rev=1631417463&do=diff SR 触发器 1. 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握RS触发器原理； * （3）学习用Verilog HDL语言行为级描述方法描述RS触发器电路。 text/html 2016-10-24T12:19:28+08:00 https://wiki.stepfpga.com/st_nucleo-f746zg?rev=1477282768&do=diff STM32 NUCLEO-F746ZG 开发板 STM32 NUCLEO F746ZG 开发板简介： NUCLEO-F746ZG 是ST公司推出的一款针对STM32F7系列设计的Cortex-M7 Nucleo-144开发板，支持mbed，兼容Arduino、还带有ST Zio和 ST Morpho 扩展接口，可连接微控制器的所有周边外设。 开发板基于STM32F746ZGT6设计，开发板还集成了ST-LINK/V2-1仿真下载器（但仅对外提供SWD接口），免除您另外采购仿真器或下载器的麻烦。并且具备Arduino接口，可接入 Arduino 巨大生态系统的各种 Shield 扩展板，让您能够轻松快速增加特殊功能。… text/html 2016-05-25T13:52:32+08:00 https://wiki.stepfpga.com/start?rev=1464155552&do=diff text/html 2018-09-04T14:27:03+08:00 https://wiki.stepfpga.com/step%E7%BD%91%E7%AB%99%E7%BB%93%E6%9E%84?rev=1536042423&do=diff * 最新培训 * FPGA及使用 * 什么是FPGA？ * FPGA硬件要点 * FPGA设计软件 * STEP FPGA板卡 * 核心板：Lattice XO2 * 核心板：Altera MAX08M02 * 核心板：Altera MAX08M08 * 核心板：Altera Cyclone10 * 学习主板 * 扩展模块：LED点阵 * 扩展模块：传感器 * 扩展模块：计算器 * 扩展模块：电子琴 * 扩展模块：无线测试 * 扩展模块：DDS信号发生器 * 扩展模块：数字示波器 * 适配板：树莓派 * 适配板：Arduino * 项目及代码 * FPGA快速入门 * 基础项目 * 综合项目 * 处理器：MICO8 * 处理器：8051 * 处理器：MICO32 * 处理器：NIOS * 处理器：ARM CM0 * 处理器：ARM CM3 * 处理器：RISC V * 存储器：ROM * 存储器：双口RAM * 存储器：FIFO * DSP：FFT … text/html 2022-08-16T22:07:25+08:00 https://wiki.stepfpga.com/step-baseboard?rev=1660658845&do=diff 小脚丫FPGA全功能学习扩展板 - STEP-Baseboard V3.0 1 概述 STEP-Baseboard其他版本连接： * STEP-Baseboard V2.2 STEP BaseBoard V3.0是小脚丫FPGA核心板的功能拓展板，可以用于全系列小脚丫核心板的功能扩展，采用100mm*161.8mm的黄金比例尺寸，板子集成了实时时钟RTC、存储器、温湿度传感器、接近式传感器、矩阵键盘、旋转编码器、VGA接口、RGBLCD液晶屏、八位数码管、蜂鸣器模块、UART通信模块、ADC模块、DAC模块和WIFI通信模块，配合小脚丫FPGA板能够完成多种实验，是数字逻辑、微机原理、可编程逻辑语言以及EDA设计工具等课程完美的实验平台。… text/html 2018-10-17T17:32:48+08:00 https://wiki.stepfpga.com/step-baseboard_v2.2?rev=1539768768&do=diff STEP-Baseboard V2.2 STEP-Baseboard是为小脚丫平台FPGA开发板开发的功能外设底板。Baseboard上集成了多种外设，最大化扩展FPGA GPIO的功能。配合小脚丫FPGA板能够完成多种实验，是数字逻辑、微机原理、可编程逻辑语言以及EDA设计工具等课程完美的实验平台。能够让用户动手体验可编程逻辑设计，快乐学习。 text/html 2021-08-21T17:14:28+08:00 https://wiki.stepfpga.com/step-cyc10?rev=1629537268&do=diff STEP CYC10 1 概览 小脚丫STEP-CYC10 是一款基于Intel Cyclone10设计的FPGA开发板。板卡尺寸只有72mm×40mm。核心FPGA芯片选用了Intel公司Cyclone 10 LP系列的10CL016YU256C8G，相比于前一代的Cyclone IV系列的FPGA，它的性能更强，功耗更低，板上的FPGA芯片资源达16000逻辑单元（LEs），同时该板卡最高支持10CL025YU256芯片。另外，板卡上集成了USB Blaster编程器、SDRAM、FLASH等多种外设。板上预留了PCIE子卡插座，你可以方便的进行扩展。… text/html 2017-05-31T11:15:30+08:00 https://wiki.stepfpga.com/step-max10%E5%85%A5%E9%97%A8%E6%95%99%E7%A8%8B?rev=1496200530&do=diff STEP-MAX10入门教程 此部分能够让你快速上手小脚丫STEP MAX10开发板，整体例程从如何点亮LED、数码管到利用状态机去完成交通灯的设计，也能够使你对Verilog与数字逻辑的理解更加深入。 实验一 点亮LED text/html 2021-01-02T10:00:44+08:00 https://wiki.stepfpga.com/step-max10?rev=1609552844&do=diff STEP-MAX10 STEP-MAX10是小脚丫平台基于Altera公司芯片开发的FPGA开发板。核心FPGA芯片采用了Altera公司MAX10系列下的10M08SCM153/10M02SCM153。小脚丫STEP MAX10开发板的尺寸同样也采用了DIP40封装，小巧携带方便。板载资源也是十分丰富，包含4路轻触按键，4路拨码开关，8路用户LED，2路RGB_LED三色灯，此外，板卡集成了下载器，一根MicroUSB数据线即可完成开发板的供电与下载。MAX10芯片的资源更丰富，是想学习Altera FPGA开发的最好入门工具。… text/html 2017-03-23T00:18:12+08:00 https://wiki.stepfpga.com/step-mxo2%E5%85%A5%E9%97%A8%E6%95%99%E7%A8%8B?rev=1490199492&do=diff STEP-MXO2入门教程 此部分能够让你快速上手小脚丫STEP MXO2开发板，整体例程从如何点亮LED、数码管到利用状态机去完成交通灯的设计，也能够使你对Verilog与数字逻辑的理解更加深入。 实验一 点亮LED text/html 2017-07-24T10:00:20+08:00 https://wiki.stepfpga.com/step-mxo2%E5%A4%96%E8%AE%BE%E9%A9%B1%E5%8A%A8?rev=1500861620&do=diff * 引脚分配说明 * 矩阵按键模块 * 旋转编码器模块 * 蜂鸣器模块 * 数码管模块 * 温度传感器模块 * PS2键盘模块 * UART串口模块 * DAC数模转换模块 * ADC数模转换模块 * VGA显示模块 * LCD显示模块 text/html 2019-04-11T19:05:28+08:00 https://wiki.stepfpga.com/step-mxo2%E7%AC%AC%E4%B8%80%E4%BB%A3?rev=1554980728&do=diff STEP-MXO2第一代 ---------- STEP-MXO2第一代是小脚丫平台第一款精心设计的FPGA开发板。整个板卡外形尺寸只有DIP40封装大小，只需通过USB连接线供电就能工作，非常便携，使用方便。开发板上有JTAG接口，可以支持定制的编程器STEP-FT232H和官方提供的编程器。开发板选用了Lattice公司MXO2系列的1200HC芯片，板上提供的基本外设使得STEP-MXO2第一代可以完成很多基础实验，让用户体验Lattice可编程逻辑设计的整体开发流程。… text/html 2021-01-02T10:00:18+08:00 https://wiki.stepfpga.com/step-mxo2%E7%AC%AC%E4%BA%8C%E4%BB%A3?rev=1609552818&do=diff STEP-MXO2第二代 ---------- 概览 STEP-MXO2第二代是小脚丫团队推出的最新一款FPGA开发板，选用了Lattice公司的MXO2系列更大容量的4000HC产品，逻辑资源较一代产品提升了近4倍。同时，在板卡的背面集成了编程器，你只需要一根 text/html 2017-03-10T16:34:15+08:00 https://wiki.stepfpga.com/step-mxo2%E9%A1%B9%E7%9B%AE%E5%AE%9E%E6%88%98?rev=1489134855&do=diff ====项目实战==== 当我们完成了[[STEP-MXO2入门教程|入门教程]]之后，对小脚丫以及Verilog的编程有了初步了解。在这里我们将通过小脚丫来实现一些有趣的小项目，体会FPGA的强大和灵活，有些项目可能需要用到面包板或者[[STEP-Baseboard|小脚丫扩展底板]]。 text/html 2021-01-02T10:00:33+08:00 https://wiki.stepfpga.com/step-mxo2-c?rev=1609552833&do=diff STEP-MXO2-C 概览 STEP小脚丫FPGA学习平台是思得普信息科技公司专门针对FPGA初学者打造的一款性价比最高、学习门槛最低的学习模块系列。系列中所有板子的大小兼容标准的DIP40封装，尺寸只有52mm x 18mm，非常便于携带；并通过MicroUSB端口进行供电和下载，板上选用的芯片兼具了FPGA和CPLD的优点，瞬时上电启动，无需外部重新配置FPGA，是学习数字逻辑绝佳的选择。而且能够直接插在面包板上或以模块的方式放置在其它电路板上以即插即用的方式，大大简化系统的设计。… text/html 2017-02-24T15:24:27+08:00 https://wiki.stepfpga.com/step-mxo2?rev=1487921067&do=diff 实验一 基本逻辑门 一、 实验目的 * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法 * 通过实验理解基本门电路 * 掌握用Verilog HDL数据流基本门电路的方法 二、 实验任务 利用Verilog语言实现不同的2输入基本逻辑门。 text/html 2017-02-24T16:55:19+08:00 https://wiki.stepfpga.com/step-mxo2_%E5%AE%9E%E9%AA%8C%E4%B8%80_%E5%9F%BA%E6%9C%AC%E9%80%BB%E8%BE%91%E9%97%A8?rev=1487926519&do=diff 实验一　基本逻辑门 一、实验简介 本教程以实验为主，结合相应的实验案例，以详细的讲解和实验步骤让大家尽快熟悉FPGA开发的基本流程、Lattice Diamond软件平台的使用方法以及本节实验相关模块的工作原理。 所有的数字系统都是由基本的数字电路，也就是逻辑门构成，它们实现最基本的逻辑函数。我们可以通过布尔定律来分析和化简数字电路的逻辑，同时通过卡诺图帮助我们进行布尔函数的化简。希望大家通过对时序逻辑电路实验的学习，掌握以下知识要点：… text/html 2017-03-02T10:25:12+08:00 https://wiki.stepfpga.com/step-mxo2_%E5%AE%9E%E9%AA%8C%E4%B8%89_%E6%95%B0%E7%A0%81%E7%AE%A1%E6%98%BE%E7%A4%BA?rev=1488421512&do=diff 实验三　数码管显示实验 一、实验简介 本教程以实验为主，结合相应的实验案例，以详细的讲解和实验步骤让大家尽快熟悉FPGA开发的基本流程、Lattice Diamond软件平台的使用方法以及本节实验相关模块的工作原理。 数码管是一种半导体发光器件，其基本单元是发光二极管。LED数码管（LED Segment Displays）是由多个发光二极管封装在一起组成“8”字型的器件，引线已在内部连接完成，只需引出它们的各个笔划，公共电极。LED数码管根据LED的接法不同分为共阴和共阳两类，了解LED的这些特性，对编程是很重要的，因为不同类型的数码管，除了它们的硬件电路有差异外，编程方法也是不同。知识要点如下： … text/html 2017-02-24T16:59:42+08:00 https://wiki.stepfpga.com/step-mxo2_%E5%AE%9E%E9%AA%8C%E4%BA%8C_%E5%9F%BA%E6%9C%AC%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF?rev=1487926782&do=diff 实验二　基本组合逻辑电路 一、实验简介 本教程以实验为主，结合相应的实验案例，以详细的讲解和实验步骤让大家尽快熟悉FPGA开发的基本流程、Lattice Diamond软件平台的使用方法以及本节实验相关模块的工作原理。 组合逻辑电路是数字电路的重要部分，电路的输出只与输入的当前状态相关的逻辑电路，常见的有选择器、比较器、译码器、编码器、编码转换等等。通过对组合逻辑电路实验的学习，掌握以下知识要点：… text/html 2023-05-06T11:05:54+08:00 https://wiki.stepfpga.com/step_debug_products?rev=1683342354&do=diff 调试仪器 * ADALM2000口袋仪器 * 梅灵雀多功能调试助手 * 逻辑分析/多功能下载器 text/html 2021-08-16T00:48:39+08:00 https://wiki.stepfpga.com/step_module?rev=1629046119&do=diff 小脚丫FPGA功能扩展模块 为丰富STEP FPGA的使用实例，STEP团队推出了可配合小脚丫FPGA使用的多种扩展板卡，这些板卡模块使用简单，资源丰富。 在学习FPGA设计的同时，你还可以用这些来实现你各种各样的新奇想法，像数字水平仪，温度计，亮度检测仪，计算器，电子琴等等。 释放你的创意！ text/html 2022-08-17T09:38:17+08:00 https://wiki.stepfpga.com/step_training_board?rev=1660700297&do=diff FPGA综合技能训练板 1 概述 2 硬件规范 3 上电测试 4 使用说明 5 文档资料 6 引脚定义 7 产品包装 8 购买链接 * 淘宝店链接 99元 - 499元，取决于不同的小脚丫FPGA核心板的配置 text/html 2016-09-14T14:51:20+08:00 https://wiki.stepfpga.com/step_wifi?rev=1473835880&do=diff STEP_WiFi是基于Altera的MAX10 FPGA芯片和Particle.io公司的P0 WiFi模块，以同样40Pin DIP封装做成的模块。通过USB供电、配置WiFi模块的程序和FPGA的逻辑。 相关文档： * STEPWiFi模块的电路原理图 * STEPWiFi模块的使用说明 text/html 2021-09-14T15:56:08+08:00 https://wiki.stepfpga.com/stepdevkit?rev=1631606168&do=diff 基于小脚丫FPGA的开发板和学习板 小脚丫FPGA核心板采用了标准的DIP40封装，36根随意编程的通用IO，通过USB端口供电和配置，具有高度的灵活性，因此可以便捷地进行各种扩展。硬禾学堂基于这个小脚丫FPGA核心板特别设计了两套广受高校老师和学生欢迎的开发板、学习板。 text/html 2019-07-10T22:03:40+08:00 https://wiki.stepfpga.com/stepfpga?rev=1562767420&do=diff STEP小脚丫FPGA学习平台是思得普信息科技公司专门针对FPGA初学者打造的一款性价比最高、学习门槛最低的学习模块系列。系列中所有板子的大小兼容标准的DIP40封装，尺寸只有52mm x 18mm，非常便于携带；并通过MicroUSB端口进行供电和下载，板上选用的芯片兼具了FPGA和CPLD的优点，瞬时上电启动，无需外部重新配置FPGA，是学习数字逻辑绝佳的选择。而且能够直接插在面包板上或以模块的方式放置在其它电路板上以即插即用的方式，大大简化系统的设计。… text/html 2021-09-15T14:54:29+08:00 https://wiki.stepfpga.com/stepfpga_code_spec?rev=1631688869&do=diff 1.RTL CODE 规范 ---------- 1.1标准的文件头 ---------- 在每一个版块的开头一定要使用统一的文件头，其中包括作者名，模块名，创建日期，概要，更改记录，版权等必要信息。 统一使用以下的文件头：其中*为必需的项目 text/html 2025-09-25T14:58:22+08:00 https://wiki.stepfpga.com/stepfpgaboard?rev=1758783502&do=diff ## FPGA核心板 STEP小脚丫系列是为初学者打造的一个FPGA入门平台，即使没有数字电路的基础和可编程逻辑的知识也能在很短时间内掌握FPGA的应用设计。如果你想开始学习可编程逻辑设计，STEP小脚丫系列无疑是一个非常酷又好玩的平台，你还可以基于STEP小脚丫做二次开发，做出属于自己的创意项目。 text/html 2021-10-03T01:36:18+08:00 https://wiki.stepfpga.com/stepmxo2-lab3?rev=1633196178&do=diff 实验目的 * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * 通过实验理解基本逻辑门电路； * 学习用Verilog HDL数据流级描述基本门电路。 实验任务 设计一个3变量的多数表决电路（当3个输入端中有2个及以上输入1时，输出端才为“1”），然后在实验板上实现自己设计的逻辑电路，并验证是否正确。 text/html 2021-10-03T01:36:53+08:00 https://wiki.stepfpga.com/stepmxo2-lab5?rev=1633196213&do=diff 实验目的 * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * 通过实验理解基本逻辑门电路； * 学习用Verilog HDL数据流级描述基本门电路。 实验任务 设计一个4变量多数表决器，在4个输入中A代表2，B、C、D分别代表1，当输入数值大于或等于3时，输出为高电平，否则，输出为低电平。 text/html 2021-10-03T01:37:53+08:00 https://wiki.stepfpga.com/stepmxo2-lab7?rev=1633196273&do=diff 实验目的 * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * 通过实验理解基本逻辑门电路； * 学习Verilog HDL行为级描述方法描述组合逻辑电路。 实验任务 设计一个4选1多路选择器。 text/html 2021-10-03T01:38:16+08:00 https://wiki.stepfpga.com/stepmxo2-lab8?rev=1633196296&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握奇偶校验器原理； * （3）掌握用Verilog HDL描述奇偶校验器的方法。 实验任务 设计一个4位奇偶校验器电路。要求当输入的4位二进制码中有奇数个“1”时，输出为“1”，否则输出为“0”。 text/html 2021-10-03T01:38:45+08:00 https://wiki.stepfpga.com/stepmxo2-lab9?rev=1633196325&do=diff 密码锁 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握密码锁原理； * （3）学习用Verilog HDL行为级描述方法描述密码锁电路。 实验任务 text/html 2021-10-03T01:39:11+08:00 https://wiki.stepfpga.com/stepmxo2-lab10?rev=1633196351&do=diff 实验目的 * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * 通过实验理解和掌握数码管驱动； * 学习用Verilog HDL描述数码管驱动电路。 实验任务 在数码管上显示数字。 实验原理 text/html 2019-04-16T12:13:41+08:00 https://wiki.stepfpga.com/stepmxo2-lab11?rev=1555388021&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握RS触发器原理； * （3）学习用Verilog HDL语言行为级描述方法描述RS触发器电路。 实验任务 text/html 2018-08-28T16:52:15+08:00 https://wiki.stepfpga.com/stepmxo2-lab12?rev=1535446335&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握D触发器原理； * （3）学习用Verilog HDL语言行为机描述方法描述D触发器电路。 实验任务 text/html 2018-08-28T17:15:38+08:00 https://wiki.stepfpga.com/stepmxo2-lab13?rev=1535447738&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握JK触发器原理； * （3）学习用Verilog HDL语言行为机描述方法描述JK触发器电路。 实验任务 text/html 2018-08-29T08:41:24+08:00 https://wiki.stepfpga.com/stepmxo2-lab14?rev=1535503284&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握移位寄存器原理； * （3）学习用Verilog HDL行为级描述时序逻辑电路。 实验任务 本实验的任务是设计一个7位右移并行输入、串行输出的移位寄存器。 text/html 2018-08-29T09:07:32+08:00 https://wiki.stepfpga.com/stepmxo2-lab15?rev=1535504852&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握环形计数器原理； * （3）学习用Verilog HDL行为级描述时序逻辑电路。 实验任务 设计一个4位右循环一个1的环形计数器。 text/html 2018-08-29T09:07:22+08:00 https://wiki.stepfpga.com/stepmxo2-lab16?rev=1535504842&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握扭环形计数器原理； * （3）学习用Verilog HDL行为级描述时序逻辑电路。 实验任务 设计一个右移扭环形计数器。 text/html 2022-08-26T10:21:14+08:00 https://wiki.stepfpga.com/stepmxo2-lab17?rev=1661480474&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握分频器原理； * （3）学习用Verilog HDL行为级描述时序逻辑电路。 实验任务 设计一个任意整数分频器。 text/html 2018-08-29T09:12:09+08:00 https://wiki.stepfpga.com/stepmxo2-lab18?rev=1535505129&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握计数器原理； * （3）掌握用Verilog HDL数据流和行为级描述寄存器单元的方法。 实验任务 text/html 2018-08-29T09:16:20+08:00 https://wiki.stepfpga.com/stepmxo2-lab19?rev=1535505380&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握步进电机的原理和设计方法； * （3）学习用Verilog HDL描述一个步进电机电路。 实验任务 text/html 2018-08-29T09:20:17+08:00 https://wiki.stepfpga.com/stepmxo2-lab20?rev=1535505617&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握步进电机技术与实现方法； * （3）学习用Verilog HDL行为描述方法描述步进电机。 实验任务 text/html 2018-08-29T09:44:42+08:00 https://wiki.stepfpga.com/stepmxo2-lab21?rev=1535507082&do=diff 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验理解和掌握抢答器原理； * （3）学习用Verilog HDL描述方法描述抢答器。 实验任务 本实验的任务是设计一个智力竞赛抢答器，带复位和主持人控制功能。 text/html 2021-08-18T08:42:41+08:00 https://wiki.stepfpga.com/stepmxo2-lab22?rev=1629247361&do=diff 2位串行累加器 实验目的 * （1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； * （2）通过实验了解累加器的意义及原理方法 * （3）掌握使用Verilog HDL语言基于FPGA实现累加器的原理及实现方法 text/html 2019-03-22T20:20:17+08:00 https://wiki.stepfpga.com/stm8?rev=1553257217&do=diff The STM8 is an 8-bit microcontroller family by STMicroelectronics an extended variant of the ST7 microcontroller architecture. STM8 microcontrollers are particularly low cost for a full-featured 8-bit microcontroller.[1] 架构 The STM8 is very similar to the earlier ST7, but is better suited as a target for C due to its 16-bit index registers and stack pointer-relative addressing mode. Although internally a Harvard architecture it has a unified 24-bit address space, allowing code to execute out o… text/html 2016-10-21T22:38:28+08:00 https://wiki.stepfpga.com/stm8a-discovery%E5%BC%80%E5%8F%91%E5%A5%97%E4%BB%B6?rev=1477060708&do=diff STM8A-DISCOVERY STM8A-DISCOVERY简介! 在这里你可以获取到STM8A-DISCOVERY所有的参考资料。 随着半导体技术的发展，在MCU市场上32位机的占有率越来越高，但8位机以其便宜的价格和简单易用的特点，依然占据着大量的市场占有率，在各类应用发挥着至关重要的作用。本文介绍一款主打汽车应用市场8位MCU开发板——来自 text/html 2025-11-08T03:30:49+08:00 https://wiki.stepfpga.com/stm32f103%E6%9C%80%E5%B0%8F%E7%B3%BB%E7%BB%9F%E6%A8%A1%E5%9D%97?rev=1762543849&do=diff 1. STM32F103最小系统模块 模块描述 STM32F103最小系统模块是基于ARM Cortex-M3内核的32位微控制器开发板，主频72MHz，具有丰富的外设接口。该模块集成了电源管理、时钟电路、复位电路和调试接口，可直接用于嵌入式系统开发。适合电赛中大部分控制类、数据采集类题目，性价比高，开发资源丰富，是电赛最常用的主控芯片之一。 text/html 2025-11-08T14:00:51+08:00 https://wiki.stepfpga.com/stm32f407%E6%A0%B8%E5%BF%83%E6%A8%A1%E5%9D%97?rev=1762581651&do=diff 2. STM32F407核心模块 模块描述 STM32F407核心模块采用ARM Cortex-M4内核，主频168MHz，带有硬件浮点运算单元（FPU）和DSP指令集，是高性能嵌入式应用的理想选择。该模块具有1MB Flash和192KB SRAM，丰富的通信接口和强大的运算能力，特别适合需要复杂算法处理、高速数据采集、图像处理等电赛题目。片上集成以太网MAC、USB OTG、SDIO等高级外设。 text/html 2025-11-08T14:05:29+08:00 https://wiki.stepfpga.com/stm32g474%E9%AB%98%E6%80%A7%E8%83%BD%E6%A8%A1%E6%8B%9F%E6%A8%A1%E5%9D%97?rev=1762581929&do=diff 3. STM32G474高性能模块 模块描述 STM32G474是专为电机控制和电源转换应用优化的高性能微控制器，ARM Cortex-M4内核，主频170MHz。该模块最大特点是增强型模拟外设，包括5个高速12位ADC（最高4.266Msps）、4个12位DAC、7个超快比较器和4个运放。特别适合电赛中的电源类、电机驱动类、精密测量类题目，是电源和电机控制的首选方案。 text/html 2025-11-08T14:09:42+08:00 https://wiki.stepfpga.com/stm32h743%E8%B6%85%E9%AB%98%E6%80%A7%E8%83%BD%E6%A8%A1%E5%9D%97?rev=1762582182&do=diff 4. STM32H743超高性能模块 模块描述 STM32H743是ST公司最强大的MCU之一，双核架构（Cortex-M7 + Cortex-M4），主频高达480MHz，性能达到1027 DMIPS。配备2MB Flash、1MB SRAM，支持外部SDRAM和Quad-SPI Flash扩展。集成高速接口如以太网、USB HS、DCMI摄像头接口等。专为需要极致性能的应用设计，如高分辨率图像处理、复杂算法、大数据量处理等电赛题目。 text/html 2016-10-21T17:45:27+08:00 https://wiki.stepfpga.com/stm32l152%E5%BC%80%E5%8F%91%E6%9D%BF?rev=1477043127&do=diff STM32L1DISCOVERY 开发板 STM32L1DISCOVERY 开发板简介! 在这里你可以获取到STM32L1DISCOVERY 开发板所有的参考资料。 STM32L1DISCOVERY 是一款ST公司推出的一款针对超低功耗STM32L系列设计的Cortex-M3开发板。 开发板基于STM32L152RCT6 设计，开发板还集成了ST-LINK/V2仿真下载器（但仅对外提供SWD接口）， 免除您另外采购仿真器或下载器的麻烦。 text/html 2025-11-07T14:17:09+08:00 https://wiki.stepfpga.com/stm32u575%E8%B6%85%E4%BD%8E%E5%8A%9F%E8%80%97%E6%A8%A1%E5%9D%97?rev=1762496229&do=diff 5. STM32U575低功耗模块 模块描述 STM32U575是基于ARM Cortex-M33的超低功耗微控制器，主频160MHz，集成TrustZone安全特性。该模块最大特点是极低功耗，运行模式仅62μA/MHz，待机模式下仅17nA。配备丰富的低功耗外设、独立低功耗模拟前端、图形加速器等。特别适合电池供电类、低功耗物联网类、安全加密类电赛题目，是低功耗应用的最佳选择。 text/html 2016-10-21T10:53:17+08:00 https://wiki.stepfpga.com/stm32100e-eval_stm32100?rev=1477018397&do=diff STM32100E-EVAL（STM32100）评估板 STM32100E-EVAL（STM32100）简介 STM32100E-EVAL评估板是针对基于ARM Cortex-M3内核的STM32F100微控制器 的演示和开发平台。 板卡上集成众多硬件单元，以方便用户对微控制器上各个外设功能的评估和开发 （马达控制、RS232、RS485、TFT LCD、IrDA、MicroSD卡、串行Flash、 EERPOM、喇叭，以及温度传感器等）。 板上还提供了扩展插针方便用户扩展，以及集成的在线调试烧录工具ST-LINK/V2．… text/html 2018-09-17T08:24:31+08:00 https://wiki.stepfpga.com/strong0?rev=1537143871&do=diff * rtl内的线网都有默认的强度，一般是（strong1, strong0)，连续赋值语句可以让不同强度的信号互相赋值 * 阻塞赋值和非阻塞赋值也能让不同强度的信号互相驱动 * 通过module的port列表传递的信号不改变强度（例子中led.in1到led的input x, ouput y) text/html 2018-09-17T08:24:20+08:00 https://wiki.stepfpga.com/strong1%E2%80%82?rev=1537143860&do=diff * rtl内的线网都有默认的强度，一般是（strong1, strong0)，连续赋值语句可以让不同强度的信号互相赋值 * 阻塞赋值和非阻塞赋值也能让不同强度的信号互相驱动 * 通过module的port列表传递的信号不改变强度（例子中led.in1到led的input x, ouput y) text/html 2018-09-17T08:40:54+08:00 https://wiki.stepfpga.com/supply0?rev=1537144854&do=diff 关键字 supply1,supply0分别表示电源和地，如下例所示： supply1 vdd; supply0 gnd; 强度值（Strengths） 有强度的网络可以使模块更加精确。 语法 ( strength0 [, strength1 ] ) | ( strength1 [, strength0 ] ) | cap_strength strength0 = highz0 | pull0 | strong0 | supply0 | weak0 strength1 = highz1 | pull1 | strong1 | supply1 | weak1 cap_strength = large | medium | small text/html 2018-09-17T08:41:04+08:00 https://wiki.stepfpga.com/supply1%E2%80%82?rev=1537144864&do=diff 关键字 supply1,supply0分别表示电源和地，如下例所示： supply1 vdd; supply0 gnd; 强度值（Strengths） 有强度的网络可以使模块更加精确。 语法 ( strength0 [, strength1 ] ) | ( strength1 [, strength0 ] ) | cap_strength strength0 = highz0 | pull0 | strong0 | supply0 | weak0 strength1 = highz1 | pull1 | strong1 | supply1 | weak1 cap_strength = large | medium | small text/html 2016-05-25T13:44:27+08:00 https://wiki.stepfpga.com/syntax?rev=1464155067&do=diff Formatting Syntax DokuWiki supports some simple markup language, which tries to make the datafiles to be as readable as possible. This page contains all possible syntax you may use when editing the pages. Simply have a look at the source of this page by pressing text/html 2018-09-17T09:38:36+08:00 https://wiki.stepfpga.com/table?rev=1537148316&do=diff Table Table 描述UDP的功能，语法很简单，表的每一行是一个条件，当一个输入改变，匹配输入条件得到输出。 Initial 初始赋值用于时序UDP的初始化。这个语句以initial关键字开始，紧接着的必须是一个赋值语句。 text/html 2018-09-14T11:16:30+08:00 https://wiki.stepfpga.com/task%E2%80%82?rev=1536894990&do=diff 任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么这个任务是不会执行的。调用某个任务时可能需要它处理某些数据并返回操作结果，所以任务应当有接收数据的输入端和返回数据的输出端。另外，任务可以彼此调用，而且任务内还可以调用函数。 text/html 2021-05-24T16:34:24+08:00 https://wiki.stepfpga.com/test?rev=1621845264&do=diff module pwm ( input clk, input [7:0] pwm_in, output pwm_out ); reg [7:0] cnt; always @(posedge clk) cnt <= cnt + 1'b1; //计数器 assign pwm_out = (pwm_in > cnt); //比较器 endmodule text/html 2016-06-27T12:57:07+08:00 https://wiki.stepfpga.com/texas_instruments_inc?rev=1467003427&do=diff 德州仪器 (TI) 是一家跨国性的半导体设计与制造公司。 因具有 100,000+ 个以上模拟 IC 和嵌入式处理器而独树一帜、同时兼备软件、工具以及业界最大的销售团队/技术支持团队。TI有85年的历史，在35个国家有运营团队，服务全球10万多家客户，提供超过10万种模拟集成电路和嵌入式处理器，以及软件、工具等，并有业界最大的销售支持团队。 text/html 2021-08-16T14:07:25+08:00 https://wiki.stepfpga.com/textbook_examples?rev=1629094045&do=diff 这部分先做统计，后续整合在综合性项目中 text/html 2026-01-18T21:01:39+08:00 https://wiki.stepfpga.com/tft%E5%BD%A9%E8%89%B2%E6%98%BE%E7%A4%BA%E6%A8%A1%E5%9D%97?rev=1768741299&do=diff 彩色 TFT LCD（SPI/并口，ST7735 / ST7789 / ILI9341 等） 模块描述 彩色图形 UI：能做更像“产品”的界面（按钮、图标、曲线），适合“作品展示效果”拉满。 原理 常见 ILI9341（240×320）等控制器，支持 text/html 2016-07-12T09:30:55+08:00 https://wiki.stepfpga.com/thread?rev=1468287055&do=diff Thread是基于802.15.4的一种无线通信技术规范，适用于物联网特别是智能家居自动化设备之间的互联。Tread通过 6LoWPAN 技术支持 IPv6，无须支付技术专利费。Thread 可支持 250 个以上设备同时联网，能够覆盖到家中所有的灯泡、开关、传感器和智能设备。优化了功耗，超低能耗，设备可以运行数年。 text/html 2018-09-14T16:18:09+08:00 https://wiki.stepfpga.com/time%E2%80%82?rev=1536913089&do=diff 在Verilog HDL中有两类型的时间系统函数，realtime。用这两个系统用函数可以的大当前的仿真时间。 $time可以返回一个64位的整数来表示当前仿真时刻值，该时刻是以模块的仿真时间尺度位基准的。 text/html 2021-09-13T10:37:15+08:00 https://wiki.stepfpga.com/traffic_led_verilog?rev=1631500635&do=diff 简易交通灯 本节将向您介绍Verilog语法之中的精髓内容——状态机，并且将利用状态机实现十字路口的交通灯。 1. 硬件说明与实现项目框图 上图为十字路口交通示意图分之路与主路，要求如下： * 交通灯主路上绿灯持续15s的时间，黄灯3s的时间，红灯10s的时间； * 交通灯支路上绿灯持续7s的时间， 黄灯持续3秒的时间，红灯18秒的时间； text/html 2019-03-25T21:35:03+08:00 https://wiki.stepfpga.com/training_contest?rev=1553520903&do=diff 扫描二维码，关注微信公众号“电子森林”，可以在手机上查看本网站的所有文章 * FPGA编程一周速成 * FPGA编程3天速成 * FPGA编程PCB设计三周实训 * 硬件系统两月综合实战培训 * 2017最强毕业生两月实训 * 电源系统设计 * PCB设计流程及规范 * 嵌入式系统设计 * 物联网系统 * 测试测量仪器 * FPGA万人大赛 * 大学生电子设计竞赛 text/html 2018-09-14T09:10:38+08:00 https://wiki.stepfpga.com/tran%E2%80%82?rev=1536887438&do=diff 双向传输开关有tran、tranif1、tranif0、rtran、rtranif1、rtranif0。 * 对于tran和rtran，它们有两个端口，都是双向数据端口。 * 对于tranif1、tranif0、rtranif1、rtranif0，它们有三个端口，前两个端口是双向数据端口，第三个端口是控制输入端口。 text/html 2018-09-14T09:11:28+08:00 https://wiki.stepfpga.com/tranif0?rev=1536887488&do=diff 双向传输开关有tran、tranif1、tranif0、rtran、rtranif1、rtranif0。 * 对于tran和rtran，它们有两个端口，都是双向数据端口。 * 对于tranif1、tranif0、rtranif1、rtranif0，它们有三个端口，前两个端口是双向数据端口，第三个端口是控制输入端口。 text/html 2018-09-14T09:11:33+08:00 https://wiki.stepfpga.com/tranif1%E2%80%82?rev=1536887493&do=diff 双向传输开关有tran、tranif1、tranif0、rtran、rtranif1、rtranif0。 * 对于tran和rtran，它们有两个端口，都是双向数据端口。 * 对于tranif1、tranif0、rtranif1、rtranif0，它们有三个端口，前两个端口是双向数据端口，第三个端口是控制输入端口。 text/html 2018-09-14T14:23:46+08:00 https://wiki.stepfpga.com/tri?rev=1536906226&do=diff 用于连接单元的连线是最常见的线网类型。连线与三态线(tri)网语法和语义一致；三态线可以用于描述多个驱动源驱动同一根线的线网类型；并且没有其他特殊的意义。 wire Reset; wire [3:2] Cla, Pla, Sla; tri [ MSB－1 : LSB +1] Art; text/html 2018-09-14T14:21:00+08:00 https://wiki.stepfpga.com/tri0%E2%80%82?rev=1536906060&do=diff tri0和tri1用于带有上拉或下拉电阻的设备建模。当没有驱动源驱动一个tri0线网时，该线网的值为0；同样没有驱动源驱动tri1线网时，该线网的值为1。线网的驱动强度都为pull。tri0等效于这样一个wire型线网：有一个强度为pull的0值连续驱动该wire。同样，tri1等效于这样一个wire型线网：有一个强度为pull的1值连续驱动该wire。 text/html 2018-09-14T14:21:08+08:00 https://wiki.stepfpga.com/tri1?rev=1536906068&do=diff tri0和tri1用于带有上拉或下拉电阻的设备建模。当没有驱动源驱动一个tri0线网时，该线网的值为0；同样没有驱动源驱动tri1线网时，该线网的值为1。线网的驱动强度都为pull。tri0等效于这样一个wire型线网：有一个强度为pull的0值连续驱动该wire。同样，tri1等效于这样一个wire型线网：有一个强度为pull的1值连续驱动该wire。 text/html 2018-09-14T14:34:22+08:00 https://wiki.stepfpga.com/triand%E2%80%82?rev=1536906862&do=diff verilog中的线网类型（线与线或，三态总线） 一、线与、线或功能 可以使用wor（或trior）线网类型将不同的输出“线或”在一起。 module WO(A, B, C, D, WireOr); input A, B, C, D; output WireOr; wor WireOr; assign WireOr = A ^ B; assign WireOr = C & D; endmodule text/html 2018-09-14T14:34:09+08:00 https://wiki.stepfpga.com/trior%E2%80%82?rev=1536906849&do=diff verilog中的线网类型（线与线或，三态总线） 一、线与、线或功能 可以使用wor（或trior）线网类型将不同的输出“线或”在一起。 module WO(A, B, C, D, WireOr); input A, B, C, D; output WireOr; wor WireOr; assign WireOr = A ^ B; assign WireOr = C & D; endmodule text/html 2018-09-14T16:33:53+08:00 https://wiki.stepfpga.com/trireg%E2%80%82?rev=1536914033&do=diff 此线网存储数值，并且用于电容节点建模。当三态寄存器(trireg)的所有驱动源都处于高阻态，即值为z时，三态寄存器线网保存作用在线网上的最后一个值。三态寄存器线网的缺省初始值为x。 text/html 2022-07-20T10:25:08+08:00 https://wiki.stepfpga.com/uart%E4%B8%B2%E5%8F%A3%E6%A8%A1%E5%9D%97?rev=1658283908&do=diff 基于STEP FPGA的UART串口通信模块驱动 本节将和大家一起使用FPGA驱动底板上的UART接口通信。 硬件说明 ---------- 通用异步收发传输器（Universal Asynchronous Receiver/Transmitter)，通常称作UART，是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。 text/html 2021-09-13T01:15:58+08:00 https://wiki.stepfpga.com/uart?rev=1631466958&do=diff UART - 异步串行通信 一个通用的异步接收/发射器，简称为UART /ˈjuːɑːrt/, 是一种计算机硬件设备，它在计算机中的字符（通常是字节）之间转换数据，以及在起始位和停止位之间封装这些字符的异步串行通信格式, 其中数据格式和传输速度是可配置的。UART通常与通信标准结合使用，例如TIA（以前称为EIA） text/html 2021-09-13T01:16:59+08:00 https://wiki.stepfpga.com/uart_verilog?rev=1631467019&do=diff 异步收发器UART的Verilog代码 串口UART是PC和FPGA通信的最简单的方式，它是一种异步串行/全双工的通信方式，尤其是目前的PC都是通过USB端口来进行UART数据的传输，可以实现更高的传输速率，比如1.5Mbps。 text/html 2016-06-27T09:17:09+08:00 https://wiki.stepfpga.com/uhd?rev=1466990229&do=diff UHD又被称为超高分辨率电视(Ultra HD television, Ultra HD, UHDTV, UHD, UHD-1, Super Hi-Vision, and 2160p)，目前包括了4K UHD (2160p)和8K UHD (4320p), 这两种数字视频格式由NHK科技研究实验室率先提出，后由国际电信联盟（ITU）采纳和批准。。 text/html 2018-09-14T16:01:13+08:00 https://wiki.stepfpga.com/unsigned?rev=1536912073&do=diff 如果想要在计算表达式时获得一致和谐的结果，那么控制表达式中的符号就很重要。除了下面描述的内容，系统函数unsigned()用于处理表达式的类型转换。 $signed //returned value is signed $unsigned //returned value is unsigned text/html 2021-08-16T13:32:40+08:00 https://wiki.stepfpga.com/usb%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1629091960&do=diff USB接口引脚定义 通用串行总线-USB USB 1.x/2.0 标准A/B插头 USB 1.x/2.0 MiniA/B插头 USB 2.0 微型 A/B插头 USB 3.0 USB 3.0标准-A插座和插头 USB 3.0 Powered-B插座和插头 USB 3.0 Micro-B插头 text/html 2022-08-16T21:37:26+08:00 https://wiki.stepfpga.com/usb?rev=1660657046&do=diff USB - 通用串行总线 USB, short for Universal Serial Bus, is an industry standard developed in the mid-1990s that defines the cables, connectors and communications protocols used in a bus for connection, communication, and power supply between computers and electronic devices. It is currently developed by the USB Implementers Forum (USB IF). text/html 2018-09-17T11:19:01+08:00 https://wiki.stepfpga.com/vectored?rev=1537154341&do=diff vectored和scalared是矢量网络型或矢量寄存器型数据声明中的可选择关键字。如果这些关键字被使用，那么矢量的某些操作就会受约束。如果使 用关键字vectored，那么矢量的位选择或部分位选择以及强度指定就被禁止，而PLI就会认为数据对象未被展开。如果使用关键字scalared，那么矢量的位或部分位选择就被允许，PLI认为数据对象将被展开。下例是使用关键字vectored和scalared的例子。… text/html 2018-10-24T15:06:50+08:00 https://wiki.stepfpga.com/vendor_list?rev=1540364810&do=diff 分立元器件厂商 * On Semiconductor * Diodes Inc * Semtech * EPCOS * Rohm * Infineon 半导体集成电路厂商 模拟器件厂商 * Analog Devices Inc * Texas Instruments Inc * Linear Technology * Maxim Intergrated Inc * Onsemi Corp * Microsemi * STMicroelectronics * Skyworks Solutions * Qorvo 电源器件厂商 * Analog Devices Inc * Texas Instruments Inc * Linear Technology Inc * Maxim Intergrated Inc * Onsemi Corp * Microsemi Corp * Dialog Semiconductor * Power Integrations * STMicroelec… text/html 2017-09-10T13:27:12+08:00 https://wiki.stepfpga.com/verilog%E5%9F%BA%E7%A1%80?rev=1505021232&do=diff 在设计FPGA逻辑中有两种硬件设计语言（HDL）可以选择，一种是Verilog HDL，还有一种是VHDL，在我们的设计中选用普及率更广，更容易上手的Verilog，具体如何使用，可以参考如下的几个PPT教程： * [数字电路实验室Verilog教程] * [Verilog教程] * text/html 2018-08-15T16:53:03+08:00 https://wiki.stepfpga.com/verilog%E6%9C%AA%E5%AE%8C%E6%88%90?rev=1534323183&do=diff Verilog（国际标准为IEEE 1364）, 是一种专用来模型化电子系统的硬件描述语言(HDL)，它通常被用于在寄存器传输级（RTL）抽象层面进行数字电路的设计和验证，它也被用于模拟电路和混合信号电路的验证，以及通用电路的设计。 text/html 2016-07-27T17:51:06+08:00 https://wiki.stepfpga.com/verilog%E8%AF%AD%E6%B3%95%E5%BF%AB%E9%80%9F%E5%8F%82%E8%80%83?rev=1469613066&do=diff Category Definition Example Identifer Names Can contain any letter, digit, underscore , or $ Can not begin with a digit or be a keyword Case sensitive |q0 Primenumber lteflg Signal Values 0 = logic value 0 1 = logic value 1 z or Z = high impedance x or X = unknown value Numbers d = decimal b = binary h = hexadecimal o = octal text/html 2018-09-11T09:19:16+08:00 https://wiki.stepfpga.com/verilog%E8%AF%AD%E6%B3%95%E7%BB%93%E6%9E%84?rev=1536628756&do=diff 虽然 Verilog 硬件描述语言有很完整的语法结构和系统，这些语法结构的应用给设计描述带来很多方便。但是 Verilog是描述硬件电路的，它是建立在硬件电路的基础上的。有些语法结构是不能与实际硬件电路对应起来的，比如 for 循环，它是不能映射成实际的硬件电路的，因此，Verilog 硬件描述语言分为可综合和不可综合语言。下面我们就来简单的介绍一下可综合与不可综合。(1) 所谓可综合，就是我们编写的Verilog代码能够被综合器转化为相应的电路结构。因此，我们常用可综合语句来描述数字硬件电路。(2) 所谓不可综合，就是我们编写的 Verilog 代码无法综合生成实际的电路。因此，不可综合语句一般我们在描述数字硬件电路时是用不到的，不过，我们可以用它来仿真、验证我们描述的数字硬件电路… text/html 2021-09-13T00:27:13+08:00 https://wiki.stepfpga.com/verilog?rev=1631464033&do=diff Verilog HDL简介 Verilog是Verilog HDL的简称，Verilog HDL是一种硬件描述语言（HDL：Hardware Description Language），硬件描述语言是电子系统硬件行为描述、结构描述、数据流描述的语言。利用这种语言，数字电路系统的设计可以从顶层到底层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA)工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路 ASIC 或现场可编程门阵列… text/html 2019-06-05T10:54:41+08:00 https://wiki.stepfpga.com/vesa%E8%BF%9E%E6%8E%A5%E5%99%A8%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559703281&do=diff VESA连接器引脚定义 VESA连接器 EVC (增强视频连接器) P&D (VESA插件和显示) VESA插孔(视频卡一侧) 注: EVC的管脚排列在版本1和版本2是不同的，以与P&D的管脚排列保持一致(改变Power+, 并改变了Power-移除掉了) text/html 2019-06-05T10:11:36+08:00 https://wiki.stepfpga.com/vga%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559700696&do=diff VGA接口引脚定义 VGA DE15插孔(视频卡一侧) text/html 2017-09-06T11:08:40+08:00 https://wiki.stepfpga.com/vga%E6%98%BE%E7%A4%BA%E6%A8%A1%E5%9D%97?rev=1504667320&do=diff 基于STEP FPGA的8色VGA功能驱动 本节将和大家一起使用FPGA驱动底板上的8色VGA接口实现8色彩条显示功能。 ====硬件说明==== VGA（video graphics array）即视频图形阵列，是IBM在1987年随PS/2一起推出的使用模拟信号的一种视频传输标准。VGA接口分公口和母口，如下图： text/html 2016-05-28T18:46:37+08:00 https://wiki.stepfpga.com/vivado_design_suite?rev=1464432397&do=diff Vivado Design Suite is a software suite produced by Xilinx for synthesis and analysis of HDL designs, superseding Xilinx ISE with additional features for system on a chip development and high-level synthesis. Vivado represents a ground-up rewrite and re-thinking of the entire design flow (compared to ISE), and has been described by reviewers as text/html 2016-06-29T15:53:57+08:00 https://wiki.stepfpga.com/von_neumann%E7%BB%93%E6%9E%84?rev=1467186837&do=diff 冯·诺依曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，因此程序指令和数据的宽度相同，如英特尔公司的8086中央处理器的程序指令和数据都是16位宽。 text/html 2018-09-17T11:22:00+08:00 https://wiki.stepfpga.com/wait%E2%80%82?rev=1537154520&do=diff Verilog用关键字wait 来表示等待电平敏感的条件为真： 如： always wait （count_enabal） #20 count = count+1； 这个例子中，仿真器连续见识countenable的值，其值为0，则不执行后面语句。如果其值为1，则20个单位后执行这个语句，如果count text/html 2018-09-14T14:34:18+08:00 https://wiki.stepfpga.com/wand?rev=1536906858&do=diff verilog中的线网类型（线与线或，三态总线） 一、线与、线或功能 可以使用wor（或trior）线网类型将不同的输出“线或”在一起。 module WO(A, B, C, D, WireOr); input A, B, C, D; output WireOr; wor WireOr; assign WireOr = A ^ B; assign WireOr = C & D; endmodule text/html 2016-06-07T16:07:32+08:00 https://wiki.stepfpga.com/water_led.v?rev=1465286852&do=diff 流水灯设计文件 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Water_led // // Author: Step // // Description: Water_led // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // -------------------------------------------------------------------- … text/html 2016-06-07T16:08:39+08:00 https://wiki.stepfpga.com/water_led_test.v?rev=1465286919&do=diff 流水灯测试文件 // -------------------------------------------------------------------- // >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<< // -------------------------------------------------------------------- // Module: Water_led_test // // Author: Step // // Description: Testbench for Water_led // // Web: www.ecbcamp.com // // -------------------------------------------------------------------- // Code Revision History : // --------------------------------------------------… text/html 2021-09-13T01:43:16+08:00 https://wiki.stepfpga.com/waterfall_led?rev=1631468596&do=diff 流水灯 1. 硬件平台 * STEP-MXO2第一代 * STEP-Baseboard 2. 设计要求 * 掌握任意数分频计数功能的设计 * 掌握时序逻辑的设计 * 掌握case的基本语法 * 基于小脚丫STEP FPGA Base Board开发平台LED实现流水灯的功能，总计8个LED灯，循环、轮流点亮，每个LED点亮时间为1秒 text/html 2018-09-17T08:41:47+08:00 https://wiki.stepfpga.com/weak0%E2%80%82?rev=1537144907&do=diff 强度值（Strengths） 有强度的网络可以使模块更加精确。 语法 ( strength0 [, strength1 ] ) | ( strength1 [, strength0 ] ) | cap_strength strength0 = highz0 | pull0 | strong0 | supply0 | weak0 strength1 = highz1 | pull1 | strong1 | supply1 | weak1 cap_strength = large | medium | small text/html 2018-09-17T08:41:50+08:00 https://wiki.stepfpga.com/weak1%E2%80%82?rev=1537144910&do=diff 强度值（Strengths） 有强度的网络可以使模块更加精确。 语法 ( strength0 [, strength1 ] ) | ( strength1 [, strength0 ] ) | cap_strength strength0 = highz0 | pull0 | strong0 | supply0 | weak0 strength1 = highz1 | pull1 | strong1 | supply1 | weak1 cap_strength = large | medium | small text/html 2018-09-12T16:35:12+08:00 https://wiki.stepfpga.com/weixin-board?rev=1536741312&do=diff * 核心板：Lattice XO2-1200HC * 核心板：Lattice XO2-4000HC * 核心板：Lattice XO2-4000 U盘模式 * 核心板：Altera MAX10M02/08 名称 核心芯片 逻辑单元 块RAM(kbit）最大用户Flash(KB) 配置模式 厂商 STEP-MXO2 MXO2-4000HC 4320 92 12 dual Lattice STEP-MXO2-C MXO2-4000HC 4320 92 text/html 2019-02-26T11:21:26+08:00 https://wiki.stepfpga.com/welcome?rev=1551151286&do=diff Welcome to your new DokuWiki Congratulations, your wiki is now up and running. Here are a few more tips to get you started. Enjoy your work with DokuWiki, -- the developers Create your first pages Your wiki needs to have a start page. As long as it doesn't exist, this link will be red: text/html 2021-09-13T22:54:11+08:00 https://wiki.stepfpga.com/what_is_fpga?rev=1631544851&do=diff FPGA是什么？ FPGA是一种可编程的数字逻辑芯片，我们可以通过对其编程实现几乎任何的数字功能。可以说在数字世界里它无所不能，就像乐高的积木一样可以搭建各种不同的功能模块，实现你所希望的各种功能，当然，首先你必须掌握最基本的数字逻辑知识，学会一种用来构建各种功能的工具语言（在这里我们推荐广受欢迎的 text/html 2018-09-14T10:18:15+08:00 https://wiki.stepfpga.com/while%E2%80%82?rev=1536891495&do=diff Verilog有4种循环语句，如下所示。 * forever：持续不断地执行，就是死循环。 * repeat：执行括号内表达式指定的循环次数，如果表达式是x或z，就不执行。 * while：与C语言的while循环一样，当括号内表达式为true时就执行，否则不进入循环或跳出循环。 text/html 2021-09-12T09:04:39+08:00 https://wiki.stepfpga.com/why2learndigitalcircuits?rev=1631408679&do=diff 数字电路学习（1） - 我们身处的"数字逻辑世界” 也许你还没有意识到，我们人类其实一直生活在“数字”的世界里，老祖宗发明了“度、量、衡”（这本质上就是模数变换器 - ADC），就把世间能够感知到的一切“物”进行了量化，比如身高1米78的小张同学到超市买了3斤6两苹果、中午11点30分要赶去北京的高铁。。。虽然我们面对的自然界的对象是“模拟“（Analog）的，也就是说连续的量，但我们大脑里处理的信息，相互之间交流的信息，都已经转变成了量化的、不连续的数字量（Digital）。… text/html 2026-01-18T20:27:26+08:00 https://wiki.stepfpga.com/wifi%E6%97%A0%E7%BA%BF%E9%80%9A%E4%BF%A1%E6%A8%A1%E5%9D%97?rev=1768739246&do=diff Wi-Fi 无线通信模块（ESP32 系） 模块描述 无线接入路由器/手机热点，适合做 手机控制、无线数据回传、局域网通信、简易 WebUI。电赛中经常用作“无线链路 + 简易人机交互”。 原理 ESP32 模组集成 2.4 text/html 2019-04-22T13:59:52+08:00 https://wiki.stepfpga.com/wifi_esp8266%E9%80%9A%E4%BF%A1%E7%B3%BB%E7%BB%9F%E8%AE%BE%E8%AE%A1?rev=1555912792&do=diff WIFI_ESP8266通信系统设计 ---------- 实验任务 * 任务：基于 STEP-MAX10M08核心板 和 STEP BaseBoard V3.0底板 完成WIFI_ESP8266通信系统设计并观察调试结果 * 要求：通过手机或电脑网络调试助手给ESP8266模块发送数据，FPGA驱动ESP8266模块获取数据，并显示在底板的数码管上。 text/html 2018-11-05T07:43:21+08:00 https://wiki.stepfpga.com/wikipedia%E4%B8%8A%E5%85%B3%E4%BA%8Ei2c%E7%9A%84%E4%BB%8B%E7%BB%8D?rev=1541375001&do=diff I²C (Inter-Integrated Circuit), pronounced I-squared-C, is a multi-master, multi-slave, single-ended, serial computer bus invented by Philips Semiconductor (now NXP Semiconductors). It is typically used for attaching lower-speed peripheral ICs to processors and microcontrollers in short-distance, intra-board communication. Alternatively I²C is spelled text/html 2016-12-05T11:29:46+08:00 https://wiki.stepfpga.com/wikipedia%E4%B8%8A%E5%85%B3%E4%BA%8Ejtag%E7%9A%84%E5%AE%9A%E4%B9%89?rev=1480908586&do=diff The Joint Test Action Group (JTAG) is an electronics industry association formed in 1985 for developing a method of verifying designs and testing printed circuit boards after manufacture. In 1990 the Institute of Electrical and Electronics Engineers codified the results of the effort in IEEE Standard 1149.1-1990, entitled Standard Test Access Port and Boundary-Scan Architecture. text/html 2018-09-14T14:43:07+08:00 https://wiki.stepfpga.com/wire?rev=1536907387&do=diff wire 和reg是Verilog程序里的常见的两种变量类型，它们都是构成verilog程序逻辑最基本的元素。 Wire主要起信号间连接作用，用以构成信号的传递或者形成组合逻辑。因为没有时序限定，wire的赋值语句通常和其他block语句并行执行。 text/html 2018-09-11T09:16:00+08:00 https://wiki.stepfpga.com/wire_reg?rev=1536628560&do=diff 简单来说硬件描述语言有两种用途：1、仿真，2、综合。 对于wire和reg，也要从这两个角度来考虑。\\ 从仿真的角度来说，HDL语言面对的是编译器（如Modelsim等），相当于软件思路。 这时： wire对应于连续赋值，如assign text/html 2018-10-24T15:05:53+08:00 https://wiki.stepfpga.com/wireless_comm?rev=1540364753&do=diff * Bluetooth * LoRa * NBIoT * SigFox * Thread * Zigbee text/html 2018-09-14T14:34:14+08:00 https://wiki.stepfpga.com/wor%E2%80%82?rev=1536906854&do=diff verilog中的线网类型（线与线或，三态总线） 一、线与、线或功能 可以使用wor（或trior）线网类型将不同的输出“线或”在一起。 module WO(A, B, C, D, WireOr); input A, B, C, D; output WireOr; wor WireOr; assign WireOr = A ^ B; assign WireOr = C & D; endmodule text/html 2016-05-28T18:43:36+08:00 https://wiki.stepfpga.com/xilinx_ise?rev=1464432216&do=diff Xilinx ISE[2] (Integrated Synthesis Environment)[3] is a software tool produced by Xilinx for synthesis and analysis of HDL designs, enabling the developer to synthesize (“compile”) their designs, perform timing analysis, examine RTL diagrams, simulate a design's reaction to different stimuli, and configure the target device with the programmer. text/html 2019-06-05T15:09:17+08:00 https://wiki.stepfpga.com/xlp%E5%8F%8Admx%E6%8E%A5%E5%8F%A3%E5%BC%95%E8%84%9A%E5%AE%9A%E4%B9%89?rev=1559718557&do=diff XLP及DMX接口引脚定义 XLR-3连接器 3针的 XLR插头和插座 ---------- XLR-5连接器 5针 XLR插头和插座 text/html 2018-09-14T08:52:47+08:00 https://wiki.stepfpga.com/xnor?rev=1536886367&do=diff 对于and、nand、nor、or、xor、xnor， * 它们都只能有一个输出端口，可以有多个输入端口，其中输出端口是第一个端口。 * 从逻辑上nand=~and，nor=~or，xnor=~xor。 例子： and a1 （out， in1， in2）； text/html 2021-09-13T17:22:42+08:00 https://wiki.stepfpga.com/xo2-4000hc?rev=1631524962&do=diff STEP-MXO2第二代：基于Lattice XO2-4000HC的FPGA学习模块，板载编程器 ---------- 概览 ---------- STEP-MXO2第二代是小脚丫团队推出的最新一款FPGA开发板，选用了Lattice公司的MXO2系列更大容量的4000HC产品，逻辑资源较一代产品提升了近4倍。同时，在板卡的背面集成了编程器，你只需要一根USB数据线就能够完成FPGA的编程和下载，并且，再考虑到易用性，我们也提供了丰富的板卡外设，实现输入/输出的功能。此外，你也可以在板卡的对应位置焊接上2.54mm间距排针进行扩展。… text/html 2022-08-16T21:58:24+08:00 https://wiki.stepfpga.com/xo2-4000hcd?rev=1660658304&do=diff 基于Lattice XO2-4000HC, 支持DAPLink下载的FPGA学习板 小脚丫STEP-MXO2-LPC 1 概览 STEP小脚丫FPGA学习平台是苏州思得普信息科技公司专门针对FPGA初学者打造的一款性价比最高、学习门槛最低的学习模块系列。系列中所有板子的大小兼容标准的 text/html 2022-08-16T21:57:39+08:00 https://wiki.stepfpga.com/xo2-4000hcu?rev=1660658259&do=diff STEP-MXO2-C 基于Lattice XO2-4000HC的FPGA学习板，板载U盘模式的编程器 1 概览 STEP小脚丫FPGA学习平台是苏州思得普信息科技公司专门针对FPGA初学者打造的一款性价比最高、学习门槛最低的学习模块系列。系列中所有板子的大小兼容标准的 text/html 2018-09-14T08:52:53+08:00 https://wiki.stepfpga.com/xor%E2%80%82?rev=1536886373&do=diff 对于and、nand、nor、or、xor、xnor， * 它们都只能有一个输出端口，可以有多个输入端口，其中输出端口是第一个端口。 * 从逻辑上nand=~and，nor=~or，xnor=~xor。 例子： and a1 （out， in1， in2）；