数字存储示波器前端模块（DSO Front-End）

模块描述：把波形“可靠采样 + 触发 + 缓存”，用于简易示波/波形捕获/调试。

原理：衰减/放大 + 偏置（单电源 ADC）→ 抗混叠 → 高速 ADC → RAM → 触发逻辑（阈值/边沿/脉宽）。

接口：模拟输入；触发输入/输出（可选）；高速并口/SPI（看 ADC）；显示接口。

板上设置：AC/DC 耦合、衰减档（1×/10×）、输入偏置、触发电平旋钮/数控。

关键指标：带宽（取决于前端与 ADC）、采样率（≥2.5×带宽更舒服）、存储深度、输入范围与过压保护。

典型元器件：高速 ADC（如 AD9220 级别/或更常见的中高速 ADC）、比较器触发、外部 SRAM；也可 FPGA 承担采集与缓存。

使用说明：触发稳定性优先；先保证“能稳稳抓到波形”，再追求带宽/采样率。

关联赛题：仪表类训练资料里“简易数字存储示波器”是典型题型。([nuedc.xidian.edu.cn][3])