差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
1bithalfadd [2021/10/02 13:19] gongyu |
1bithalfadd [2021/10/02 13:27] (当前版本) gongyu |
||
|---|---|---|---|
| 行 15: | 行 15: | ||
| - 掌握用Verilog HDL数据流方式描述电路的方法。 | - 掌握用Verilog HDL数据流方式描述电路的方法。 | ||
| - | ### 3. 原理图 | + | ### 2. 使用CircuitJS仿真 |
| - | {{drawio>onebitadder_led.png}} | + | |
| - | + | ||
| - | ### 4. 使用CircuitJS仿真 | + | |
| 电路图仿真可以参见[[https://www.eetree.cn/war/circuitjs.html?lang=zh|CircuitJS]]中1位半加器： | 电路图仿真可以参见[[https://www.eetree.cn/war/circuitjs.html?lang=zh|CircuitJS]]中1位半加器： | ||
| {{ :1bithalfadder.mp4 |}} <WRAP centeralign> 用Circuitjs对1位半加器做到仿真 </WRAP> | {{ :1bithalfadder.mp4 |}} <WRAP centeralign> 用Circuitjs对1位半加器做到仿真 </WRAP> | ||
| + | ### 3. 原理图 | ||
| + | {{drawio>onebitadder_led.png}} | ||
| - | ### 5. Verilog代码 | + | ### 4. Verilog代码 |
| 程序清单halfadder.v\\ | 程序清单halfadder.v\\ | ||
| <code verilog> | <code verilog> | ||
| 行 40: | 行 39: | ||
| - | ### 6. 管脚分配 | + | ### 5. 管脚分配 |
| {{ :1bhadder_pin.jpg?800 |}} <WRAP centeralign>1位半加器在Web IDE中的管脚分配 </WRAP> | {{ :1bhadder_pin.jpg?800 |}} <WRAP centeralign>1位半加器在Web IDE中的管脚分配 </WRAP> | ||
| - | ### 7. 功能验证 | + | ### 6. 功能验证 |
| - 打开Lattice Diamond，建立工程。 | - 打开Lattice Diamond，建立工程。 | ||
| - 新建Verilog HDL设计文件，并键入设计代码。 | - 新建Verilog HDL设计文件，并键入设计代码。 | ||