**这是本文档旧的修订版!**

4:1 多路复用器

4选1多路复用器器,即从输入的四个数据中选择其中一个。通过定义两个变量,产生四种状态,分别对应四个数据的输出。由此可得到如下真值表。将输入的a,b,c,d,s0,s1和输出Y的关系写成逻辑表达式则得到:

Y=a(s0’s1’)+b(s0’s1)+c(s0s1’)+d(s0s1)


5. 小脚丫FPGA验证 - 4选1多路选择器

5.1 真值表

4:turetable_mux41.png

5.2 原理图

4:sche_mux41.png

5.3 小脚丫FPGA模块验证连接图

4:step_mux21_conn.png

6. Verilog代码实现

  module mult4
   (
     input wire a,           //定义四位输入
     input wire b,
     input wire c,
     input wire d,
     input wire [1:0]  sel,  //定义输出的选择变量
     output reg  led    	   //定义选择器输出结果对应的led
   );
  always@(sel)           //根据sel结果选择输出,当sel变化时执行
	begin
		case(sel)
			2'b00: led = a;
			2'b01: led = b;
			2'b10: led = c;
			2'b11: led = d;
		endcase
	end
  endmodule