差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

两侧同时换到之前的修订记录 前一修订版
后一修订版 		前一修订版
4bit_parity_check [2021/10/02 21:01]
gongyu [1. 实验目的] 		4bit_parity_check [2021/10/02 21:05] (当前版本)
gongyu
行 1: 行 1:
 ## 4位奇偶校验器 ## 4位奇偶校验器
-### 1. 实验目的 
-  * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； 
-  * 通过实验理解和掌握奇偶校验器原理； 
-  * 掌握用Verilog HDL描述奇偶校验器的方法。 
- 
-### 2. 实验任务 
 设计一个4位奇偶校验器电路。要求当输入的4位二进制码中有奇数个“1”时，输出为“1”，否则输出为“0”。 设计一个4位奇偶校验器电路。要求当输入的4位二进制码中有奇数个“1”时，输出为“1”，否则输出为“0”。
- 
-### 3. 实验原理 
 奇偶校验，即判断输入变量中1的个数。当输入变量中1的个数是奇数时，输出为1。当输入变量中1的个数是偶数时，输出为0。真值表及逻辑表达式如下所示：\\ ​ 奇偶校验，即判断输入变量中1的个数。当输入变量中1的个数是奇数时，输出为1。当输入变量中1的个数是偶数时，输出为0。真值表及逻辑表达式如下所示：\\ ​
    
行 15: 行 7:
  
  
-{{ ::​4位奇偶校验器真值表.png?​nolink&​300 |}} \\  ​+{{ ::​4位奇偶校验器真值表.png?​nolink&​300 |}}<WRAP centeralign>​ 4位奇偶校验器真值表</​WRAP> ​\\  ​
  
-### 4. 逻辑电路 +{{ ::​逻辑电路4位奇偶.png?​nolink&​300 |}} <WRAP centeralign>​ 逻辑电路</​WRAP>​
-{{ ::​逻辑电路4位奇偶.png?​nolink&​300 |} +
-} +
-### 5. 用CircuitJS仿真+
  
-### 6. Verilog HDL建模描述+ 
 + 
 +### 1. 知识点 
 +  * 熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法； 
 +  * 通过实验理解和掌握奇偶校验器原理； 
 +  * 掌握用Verilog HDL描述奇偶校验器的方法。 
 + 
 +### 2. 用CircuitJS仿真 
 + 
 +### 3. 原理图 
 + 
 +### 4. Verilog代码
 4选1多路选择器程序清单mult4.v\\ ​ 4选1多路选择器程序清单mult4.v\\ ​
 <code verilog> <code verilog>
行 34: 行 34:
   </​code>​   </​code>​
  
-### 7. 实验步骤+### 5. 管脚分配 
 + 
 +### 6. 功能验证
   - 打开Lattice Diamond，建立工程。   - 打开Lattice Diamond，建立工程。
   - 新建Verilog HDL设计文件，并键入设计代码。   - 新建Verilog HDL设计文件，并键入设计代码。