**这是本文档旧的修订版！**
100Msps单通道／单电源示波器及频率计
数据采集卡的物理尺寸及基本功能
1.具有产生正弦波、方波、三角波三种周期性波形的性能。 2.输入信号幅值为几毫伏到10v左右，带宽为30M,采样率为100bmps。 3.输出信号幅度为0-3.3v 5频率测量 4.oled实时显示采样波形 6.外部按键调节水平扫描时间和垂直灵敏度
功能需求
器件选择
1.根据3.3v单电源供电方案，宽带运放选择AD80632双运放，带宽达300M,轨至轨输出，低噪声。
2.ADC芯片：我们采用分辨率为8位，采样率达80-100MSPS的高速转换芯片ADC9283，根据乃奎斯特定理，能够保证采集的点能够复现出波形。
3.模拟开关：选择四路模拟开关，分别控制4路前级运放的增益信号，已保证ADC能够输入的信号幅度为1vpp。
4.OLED:选择分辨率为12864d的0.96寸OLED，采用4线SPI与FPGA通信。
===== 原理图说明 =====
原始大小： 
指定宽度：
指定宽度和高度：
重新指定宽度和高度的外部图像： 
===== PCB布局布线 =====
.PCB部分设计：根据板框和装配要求，器件按信号流行模块化布局，规则设置要满足厂家生产工艺要求及电气规则，高速器件走线进行阻抗匹配，模数地分割，丝印不盖住过孔和元器件外形轮廓等等
===== 板卡调试 =====
功能调试：
1.用万用表检测电源和地是否短路
2.上电时电流是否过大，否则可能有短路现象
3.根据电路原理设计分级调试，输入信号源以及示波器观测信号幅值，频率，失真度，增益等等。
4.通过串口发送数据驱动OLED，保证显示屏驱动电路是否正常工作。
问题和解决方法：SMA射频头信号有所失真，通过调节补偿电容改善。
===== FPGA逻辑实现 =====
ADC采样速率高，总线传输速率低，为保证系统的正常工作，AD转换器与FPGA之间必须采用FIFO作为缓冲器。我们利用Diamond工具生成一个4k位数据宽度的缓冲块。
FIFO的输入信号有数据输入信号，直接和A/D转换器的输入相连下；写信号和写使能信号，写信号和上述频率选择信号相连，可以以合适的速率将数据写入FIFO,写使能设置为永远有效；读信号和读使能信号，这都有单片机发出的控制信号给出；异步清零信号则在每次写FIFO前将其清空。输出信号有数据信号，和单片机的数据线相连，传送数据；满标志信号，当有效时停止对FIFO的写操作作；空标志信号，当有效时停止对FIFO的读操作。