差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
lattice_diamond的使用 [2016/07/16 09:17] anran |
— (当前版本) | ||
|---|---|---|---|
| 行 1: | 行 1: | ||
| - | Diamond安装好，我们就可以使用Diamond软件开始FPGA的设计了，整个设计流程参照下图。 | ||
| - | {{ :diamind_design_flow.png |Diamond软件设计流程}} <WRAP centeralign>采用Diamond设计FPGA逻辑的基本流程 </WRAP> | ||
| - | |||
| - | === 1 运行第一个例程 === | ||
| - | 下面我们可以开始可编程逻辑的开发，我们以控制LED交替闪烁为例，完成自己的第一个程序: | ||
| - | - 运行Diamond软件，选择File →New →Project →Next {{ :diamond16.png |}} | ||
| - | - 我们将新工程命名为LED_shining，工程目录G:/LED_shining，然后Next{{ :diamond17.png |}} | ||
| - | - 添加相关设计文件或约束文件，这里我们新建工程，不需添加，直接Next{{ :diamond18.png |}} | ||
| - | - 器件选择：按照Step FPGA开发板器件LCMXO2-4000HC-4MG132C配置，Next{{ :diamond19.png |}} | ||
| - | - 选择综合工具，Synplify Pro（第三方）和Lattice LSE（原厂）都可以，我们就使用Lattice LSE，直接Next{{ :diamond20.png |}} | ||
| - | - 工程信息，上面选择的所有信息都在这，直接Finish{{ :diamond21.png |}} | ||
| - | - 工程已经建好，我们下面添加设计文件, 选择File →New →File{{ :diamond22.png |}} | ||
| - | - 选择Verilog Files，Name填写LED_shining，然后New，这是软件打开的设计文件，LED_shining.v，我们就可以编程了{{ :diamond23.png |}} | ||
| - | - 程序源码如下，复制到设计文件LED_shining.v中，并保存。 | ||
| - | - 综合，在软件左侧Process栏，选择Process，双击Synthesis Design，对设计进行综合，综合完成后Synthesis Design显示绿色对勾，如图{{ :diamond24.png |}} | ||
| - | - 分配管脚，选择Tools →Spreadsheet View,界面如下{{ :diamond25.png |}} | ||
| - | - 我们将管脚分配，并设置IO_TYPE为LVCMOS33，保存，如下图{{ :diamond26.png |}} | ||
| - | - 在软件左侧Process栏，选择Process，勾选所有选项，直接双击Export Files，所有布局布线输出依次完成，结束后，所有选项显示绿色对勾。{{ :diamond27.png |}} | ||
| - | |||
| - | 到这里完成了第一个程序流文件的生成，下面可以下载到FPGA中。 | ||
| - | |||
| - | === 2 工程仿真=== | ||
| - | 上面我们走了整个工程开发的过程，例程较为简单，对于复杂的工程开发需要预仿真和后仿真等，保证最终的程序设计逻辑和时序符合我们的设计要求。 | ||
| - | 仿真软件很多，这里我们使用软件自带的Active-HDL软件进行仿真： | ||
| - | - 首先我们添加testbench文件，和前面添加设计文件一样，File →New→File →Verilog Files，Name填写，然后New，{{ :diamond28.png |}} | ||
| - | - 测试源码如下，复制到LED_test.v文件并保存： | ||
| - | - 然后在软件左侧Process栏，选择File List，找到LED_test.v，右键选择Include for →Simulation | ||
| - | - 为了方便仿真，我们将LED_shining.v文件中的时钟分频周期缩短，更改并保存parameter CLK_DIV_PERIOD=50;//25000000;//related with clk_div's frequency | ||
| - | - 仿真结束，编译下载时再恢复。 | ||
| - | - 重新编译整个工程，然后选择Tools →SimulationWizard →Next， | ||
| - | - 建立仿真工程，ModelSim和QuestaSim需要自行安装并与Diamond关联，才能直接调用，我们使用Active-HDL | ||
| - | - 这里我们选择Active-HDL（默认），工程名称：LED_test，工程路径在Diamond工程路径下新建LED_test 文件夹：/LED_shining/LED_test，然后Next， | ||
| - | - RTL，Next | ||
| - | - 勾选Copy Source toSimulation Directory，Next | ||
| - | - Next | ||
| - | - Finish | ||
| - | - 等待 | ||
| - | - Active-HDL软件自动运行并显示仿真时序，查看仿真结果。 | ||
| - | |||
| - | === 3 下载程序到FPGA === | ||
| - | Step FPGA V2.0的编程芯片已经集成到小脚丫开发板上，因此只需要一根Micro USB线和电脑相连，就可以完成供电和编程的功能，驱动安装好以后就可以开始编译下载程序了。 | ||
| - | 将编译完成的程序加载到Step FPGA开发板： | ||
| - | - 选择Tools →Programmer，选择下载器HW-USBN-2B（FTDI）,然后点击OK，进入Programmer界面 | ||
| - | - 将Step FPGA开发板、下载器和电脑连接，如图 | ||
| - | - 在Programmer界面，点击右侧Detect Cable，下面Cable 显示HW-USBN-2B（FTDI），否则点击Cable，自行选择HW-USBN-2B（FTDI），然后点击下图中Program | ||
| - | - 显示PASS，加载完成，观察StepFPGA的LED交替闪烁，成功了。 | ||
| - | |||
| - | ---- | ||
| - | **实验案例--时钟分频** | ||
| - | 这是一个基础的模块，可以作为后续编程中的子模块使用 | ||
| - | 本程序实现时钟分频，输出两路不同占空比的分频信号 | ||
| - | * 程序源码如下： | ||
| - | * 测试源码如下： | ||
| - | * 仿真结果如下图所示： | ||
| - | * 实际编译分配管脚信息如下： | ||
| - | * 最后加载到开发板上，因为占空比较小的信号不易使用LED等效果观察，我们这里分配给了N3(GPIO1)和P2(GPIO2)管脚，我们使用示波器测量开发板标注1和2的管脚，观察波形。 | ||