lattice_diamond的使用 [小脚丫STEP开源社区]

这是本文档旧的修订版！

参考Diamond安装及配置安装好Diamond，如果遇到问题可以先看看Diamond安装常见问题解答。现在我们就可以使用Diamond软件开始FPGA的设计了，整个设计流程参照下图。

采用Diamond设计FPGA逻辑的基本流程

==== 1 运行第一个例程 ====

下面我们可以开始可编程逻辑的开发，我们以控制LED交替闪烁为例，完成自己的第一个程序:

双击运行Diamond软件，首先新建工程：选择File →New →Project →Next
工程命名：我们将新工程命名为LEDshining，工程目录F:/LEDshining，然后点击Next
添加相关设计文件或约束文件（如果已经有设计文件和约束文件，我们可以选择添加进工程）：这里我们新建工程，没有相关文件，不需添加，直接Next
器件选择：按照Step FPGA开发板器件LCMXO2-4000HC-4MG132C配置，Next（器件型号必须确认正确，否则在管脚设置时会报错）
选择综合工具：Synplify Pro（第三方）和Lattice LSE（原厂）都可以，我们就使用Lattice LSE，直接Next
工程信息确认：上面选择的所有信息都在这里，确认没有问题，直接Finish
工程已经建好，我们下面添加设计文件, 选择File →New →File
选择Verilog Files（选择自己使用的硬件描述语言），Name填写LEDshining，然后点击New，这样我们就创建了一个新的设计文件LEDshining.v，然后我们就可以在设计文件中进行编程了
程序源码已经准备好，如下，将代码复制到设计文件LED_shining.v中，并保存。

module LED_shining (
    input clk,      //clk = 12mhz
    input rst_n,    //rst_n, active low
    output led1,    //led1 output
    output led2     //led2 output
);
 
parameter CNT_1S = 12_000_000 - 1;  //time 1S
parameter CNT_05S = CNT_1S >> 1;    //time 0.5S
 
reg [23:0] cnt;
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) cnt <= 1'b0;
    else if (cnt >= CNT_1S) cnt <= 1'b0;
    else cnt <= cnt + 1'b1;
end
 
wire clk_div = (cnt>CNT_05S)? 1'b1 : 1'b0;
 
assign led1 = clk_div;
assign led2 = ~clk_div;
 
endmodule

程序编写完成，需要综合，在软件左侧Process栏，选择Process，双击Synthesis Design，对设计进行综合，综合完成后Synthesis Design显示绿色对勾（如果显示红色叉号，说明代码有问题，根据提示修改代码），如图
通过综合工具，我们的代码就被综合成了电路，生成的具体电路，我们可以通过选择Tools → Netlist Analyzer查看（仅限Lattice的综合工具，第三方综合工具无法查看），如图
综合生成电路后，分配管脚，选择Tools → Spreadsheet View,按照下图分配FPGA管脚，然后设置IO_TYPE为LVCMOS33，保存，界面如下
在软件左侧Process栏，选择Process，勾选所有选项，直接双击Export Files，所有布局布线输出依次完成，结束后，所有选项显示绿色对勾。

到这里完成了第一个程序流文件的生成，下面可以下载到FPGA中。

==== 2 工程仿真====

上面我们走了整个工程开发的过程，例程较为简单，对于复杂的工程开发需要预仿真和后仿真等，保证最终的程序设计逻辑和时序符合我们的设计要求。仿真软件很多，这里我们使用软件自带的Modelsim软件进行功能仿真：

首先我们添加testbench文件，和前面添加设计文件一样，File →New→File →Verilog Files，Name填写，然后New，
测试源码如下，复制到LEDshiningtb.v文件并保存。为了方便仿真，我们在LEDshiningtb.v调用LEDshining模块时将CNT1S重新赋值为19：

`timescale 1ns / 100ps
module LED_shining_tb;
 
parameter CLK_PERIOD = 10; 
 
reg clk;
initial clk = 1'b0;
always #(CLK_PERIOD/2) clk = ~clk;
 
reg rst_n;  //active low
initial begin
    rst_n = 1'b0;
    #20;
    rst_n = 1'b1;
end
 
wire led1,led2;
LED_shining #(.CNT_1S ( 19 )) u_LED_shining (
    .clk                     ( clk     ),
    .rst_n                   ( rst_n   ),
 
    .led1                    ( led1    ),
    .led2                    ( led2    )
);
 
endmodule

然后在软件左侧Process栏，选择File List，找到LEDshiningtb.v（必须保存过），点击右键，选择Include for →Simulation
准备工作完成，我们选择Tools →SimulationWizard →Next，
5) 建立仿真工程，Lattice Diamond 3.12版本软件自带ModelSim仿真工具，直接调用ModelSim（默认），工程名称：LEDshiningtb，工程路径默认即可：然后点击Next，
选择RTL，然后Next
勾选Copy Source toSimulation Directory，然后Next
点击Next
点击Finish，等待仿真软件的自动运行
ModelSim软件启动，可以直接查看testbench文件中变量的时序变化，想要看LEDshining模块中的变量的时序，可以通过下图中的步骤添加信号至WAVE窗口。 - 在WAVE窗口仿真相应的时间长度，观察信号的时序。 ==== 3 下载程序到FPGA ==== —— STEP MXO2 V2的编程芯片已经集成到小脚丫开发板上，因此只需要一根Micro USB线和电脑相连，就可以完成供电和编程的功能，驱动安装好以后就可以开始编译下载程序了。将编译完成的程序下载到开发板： - 将开发板、下载器和电脑连接，如图 - 选择Tools →Programmer，选择下载器HW-USBN-2B（FTDI）,然后点击OK， - 进入Programmer界面 - 在Programmer界面，点击右侧Detect Cable，自动检测Cable 显示HW-USBN-2B（FTDI），然后点击下图中Program - 显示PASS，加载完成，观察StepFPGA的LED交替闪烁，成功了。 ====4 STEP MXO2入门教程==== —— 到这里我们了解了用Diamond软件进行开发的完整流程。接下来我们开始STEP-MXO2入门教程一步一步进入可编程逻辑设计。

**这是本文档旧的修订版！**

==== 1 运行第一个例程 ====

==== 2 工程仿真====

这是本文档旧的修订版！