差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
stepmxo2-lab17 [2018/08/29 09:07] group001 [实验步骤] |
stepmxo2-lab17 [2022/08/26 10:21] (当前版本) zhijun [Verilog HDL建模描述] |
||
|---|---|---|---|
| 行 21: | 行 21: | ||
| module divide # | module divide # | ||
| ( //parameter是verilog里参数定义 | ( //parameter是verilog里参数定义 | ||
| - | parameter WIDTH = 24, //计数器的位数，计数的最大值为 2**(WIDTH-1) | + | parameter WIDTH = 24, //计数器的位数，计数的最大值为 2**WIDTH-1 |
| - | parameter N = 12_000_000 //分频系数，请确保 N<2**(WIDTH-1)，否则计数会溢出 | + | parameter N = 12_000_000 //分频系数，请确保 N<2**WIDTH-1，否则计数会溢出 |
| ) | ) | ||
| ( | ( | ||