差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 后一修订版 | 前一修订版 | ||
|
3_to_8_decoder [2021/10/09 10:58] gongyu [4. Verilog代码] |
3_to_8_decoder [2021/10/09 11:05] (当前版本) gongyu |
||
|---|---|---|---|
| 行 16: | 行 16: | ||
| 八路信号输出：Y0，Y1，Y2，Y3，Y4，Y5，Y6，Y7 | 八路信号输出：Y0，Y1，Y2，Y3，Y4，Y5，Y6，Y7 | ||
| - | ### 2. CircuitJS电路仿真 | + | ### 2. 原理图 |
| - | + | ||
| - | ### 3. 原理图 | + | |
| {{drawio>decode38_stepfpga_block.png}} | {{drawio>decode38_stepfpga_block.png}} | ||
| 行 33: | 行 31: | ||
| 正如我们在原理及硬件连接中描述的，我们需要一路芯片使能端口、三路信号输入端口和八路信号输出端口。模块端口设计如下： | 正如我们在原理及硬件连接中描述的，我们需要一路芯片使能端口、三路信号输入端口和八路信号输出端口。模块端口设计如下： | ||
| - | ### 4. Verilog代码 | + | ### 3. Verilog代码 |
| <code verilog> | <code verilog> | ||
| // ******************************************************************** | // ******************************************************************** | ||
| 行 78: | 行 76: | ||
| </code> | </code> | ||
| - | ### 5. 管脚分配 | + | {{ :decode38_verilog.png |}} <WRAP centeralign> WebIDE里的代码界面 </WRAP> |
| + | |||
| + | |||
| + | ### 4. 管脚分配 | ||
| + | {{ :decode38_pinout.png |}} <WRAP centeralign> Web IDE里的管脚分配 </WRAP> | ||
| - | ### 6. 板上验证 | + | ### 5. 板上验证 |