差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录 前一修订版 | |||
|
dds_verilog [2023/03/20 16:28] gongyu [3. 一个简单的DDS] |
dds_verilog [2023/03/20 16:33] (当前版本) gongyu [4. “任意”信号生成] |
||
|---|---|---|---|
| 行 132: | 行 132: | ||
| {{ :heartwave.jpeg |}}<WRAP centeralign> 用查找表的方式生成的心型模拟信号波形 </WRAP> | {{ :heartwave.jpeg |}}<WRAP centeralign> 用查找表的方式生成的心型模拟信号波形 </WRAP> | ||
| - | 参见[[steptrainingboardddsacode|用于小脚丫FPGA综合技能训练板的DDS培训代码]]，在这个页面中有一段lookup table的代码，示例中使用的为8位地址波表（出于演示的方便，采用了更少的位数）、10位精度的DAC。基于正弦波的对称性，在这个波表中我们只保存了1/4个周期的波形，其它3个1/4周期的波形可以基于对称性来实现，周期的选择采用地址的高两位 - 示例中的phase[7:6]。 | + | 参见[[https://www.eetree.cn/wiki/steptrainingboardddsacode|用于小脚丫FPGA综合技能训练板的DDS培训代码]]，在这个页面中有一段lookup table的代码，示例中使用的为8位地址波表（出于演示的方便，采用了更少的位数）、10位精度的DAC。基于正弦波的对称性，在这个波表中我们只保存了1/4个周期的波形，其它3个1/4周期的波形可以基于对称性来实现，周期的选择采用地址的高两位 - 示例中的phase[7:6]。 |
| <code verilog> | <code verilog> | ||